KR920003657B1 - 단판 촬상소자를 이용한 입체비디오 카메라 - Google Patents

Abstract

내용 없음.

Description

단판 촬상소자를 이용한 입체비디오 카메라

제 1 도는 본 발명에 따른 비디오 카메라의 전체적인 블록도.

제 2 도는 제 1 도중 CCD 내부의 수직 레지스터의 클록 펄스관계를 도시한 구성도

제 3 도는 수직 레지스터 단자(V1-V4)에 인가되는 펄스를 나타낸 파형도.

제 4 도는 수직 펄스의 동작을 나타낸 파형도로서, (a) 도는 통상의 CCD 드라이버 펄스 파형도, (b) 도는 촬상소자 A의 드라이버 펄스 파형도, (c) 도는 촬상소자 B의 드라이버 펄스 파형도.

제 5 도는 수평 레지스터의 촬상소자 A 및 B에 따른 파형도.

제 6 도는 수광 다이오드에 의하여 축적된 전하가 수직 레지스터에 인가되는 과정을 도시한 구성도.

제 7 도는 수광 다이오드에 의하여 축적된 전하가 수직 및 수평 레지스터를 통하여 출력단에 출력되는 것을 나타낸 구성도.

제 8 도는 수평 레지스터 펄스를 생성하는 회로도.

제 9 도는 수직 레지스터 펄스를 생성하는 회로도.

* 도면의 주요부분에 대한 부호의 설명

11, 12 : 집광렌즈 13 : 조리개(Iris)

14 : 거울(Mirror) 15 : CCD 촬상소자

16 : 샘플링 앤드 홀드 회로 17 : 자동이득 제어회로

18 : 합성비디오 회로 81-94 : 멀티플렉서

85, 86 : 인버터 91-98 : 멀티플렉서

101-104 : AND 게이트 105-108 : OR 게이트

99 : 인버터 111-118, 121-128 : 저항

131-132, 135-136 : 믹스회로 GP1 : 시그날 게이트 펄스 1

GP2 : 시그날 게이트 펄스 2 SP : 셀렉터 펄스

본 발명은 입체 비디오 카메라에 관한 것으로, 특히 복수의 렌즈와 거울을 구비하여 단판 촬상소자로써 구현한 입체 비디오 카메라에 관한 것이다.

종래의 입체 비디오 카메라 기술은 2개의 비디오 카메라를 사람의 눈과 비슷한 간격을 유지하면서 촬영하여 각 필드 단위로 카메라 A와 카메라 B신호를 절환하는 방식이었다.

그러나 사람의 눈동자 간격은 통상 60-70mm로서 2개의 비디오 카메라 시스템으로 촬영하기에는 이격거리가 너무 적고, 또한 2대의 카메라 시스템을 사용함에 따라 시스템 전체의 가격이 비싸지게 될 뿐만 아니라, 신호 절환시 필드단위로서 스위칭을 함으로 인하여 화상에 플릭커(Flicker)현상이 나타나는 결점이 있었다.

따라서 본 발명의 목적은 단판 촬상소자를 사용한 입체 비디오 카메라를 제공함에 있다.

본 발명은 또다른 목적은 복수의 렌즈와 거울을 사용한 1대의 비디오 카메라 시스템으로써 입체 비디오 카메라의 기능을 구현할 수 있도록 하는 비디오 카메라를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명은 빛을 모으는 렌즈를 2개 사용하고, 상기 각 렌즈를 통한 영상신호를 거울을 이용하여 단판 촬상소자내의 촬상소자 A와 촬상소자 B에 보내고, 상기 촬상소자 A 및 B는 1수평동기(H)마다 번갈아서 신호를 출력하도록 구성하며, 이를 위하여 수직 레지스터(Vertical Register)전송 클록 입력과 수평 레지스터(Horizontal Register) 전송 클록 입력을 순차적으로 제어하여 그 신호출력을 촬상소자로부터 출력되도록 구성함을 특징으로 한다.

이하 본 발명을 첨부한 도면을 참조하면서 상세히 설명한다.

제 1 도는 본 발명에 따른 입체 비디오 카메라의 전체적인 블록도로서, 두개의 집광렌즈(11, 12)를 통하여 빛을 집속하고, 상기 집속된 빛이 조리개(13)를 통과하게 한 후 거울(14)를 통하여 CCD(Charge Coupled Device) 촬상소자(15)에 입력되게 한다. 상기 CCD 소자(15)의 출력신호는 샘플링 앤드 홀드 회로(16)와 자동 이득 제어회로(17)를 통해 소정 처리된 후 합성 비디오회로(18)에서 최종적인 입체 영상신호로 만들어진다. 여기서 상기 조리개(13)는 액정 조리개를 사용하는 것이 바람직하며, 이 액정 조리개를 사용하기 위해서는 액정 전면에 편광판을 붙여야 한다. 또한 상기 CCD 촬상소자(15)는 본 발명의 단판 촬상소자를 의미하며 촬상소자 A, B로 이루어져 있다.

제 2 도는 상기 제 1 도중 CCD 촬상소자(15)의 내부에서 수직 레지스터의 클록 펄스 관계를 나타낸 구성도로서, 도면 우측의 번호(1) 내지 (8)은 수평 귀선소거 시간 동안 상기 수직 레지스터의 전위 변화를 나타낸다.

제 3 도의 펄스가 상기 수직 레지스터 V1, V2, V3, V4 단자에 인가되어서 수평 귀선소거(Horizontal Blanking)이전의 시간에는 수직 레지스터의 포텐샬(Potential)은 V1과 V2가 낮아 여기에 전하가 모여있지만 수평 귀선 소거 기간이 되면 제 3 도와 같은 펄스가 인가됨으로써 제 3 도의 (2)시점에서는 V1, V2, V3가 "하이"이므로 전하는 V1, V2, V3에 축적되어진다. 또한 제 3 도의 (3)시점에서는 V2, V3가 "하이"이므로 전하는 V2, V3에 축적되어지고, (4)시점에서는 V2, V3, V4가 "하이"이므로 전하는 V4쪽으로도 축적되어지며, (5)시점에는 V3, V4만 "하이"이므로 전하는 V3, V4에만 축적되고, (6)시점에서는 V1, V3, V4, 가 "하이"이므로 전하는 V1, V3, V4에 축적된다.

한편 (7)시점에서는 V2, V3 가 "로우"이므로 V4로 전하가 이동하며, 결국은 제 3 도의 (1)과 같은 모양이 되어서 전하는 수직 레지스터 포텐샬 웰(H Register Potential Well)로 이동한다.

제 4 도는 수직 펄스의 동작을 나타낸 것으로서, 통상의 CCD 드라이버 펄스는 제 4a 도로 나타냈으며, CCD 촬상소자(15)의 A부분이 드라이버 펄스는 제 4b 도에, 또한 CCD 촬상소자(15)의 B부분의 드라이버 펄스는 제 4 도c에 도시하였다.

제 5 도는 수평 레지스터의 상기 촬상소자(15)의 A부분 및 B부분에 파형도를 도시한다.

제 6 도는 수광 다이오드에 의하여 축적된 전하가 수직 레지스터에 인가되는 과정을 나타낸 것으로 V1 또는 V3 펄스의 "하이"펄스에 의하여 시그날 게이트가 "턴온"되어서, 즉 B1의 상태에서 센서의 축적된 전하는 수직 레지스터에 인가되어진다. 이는 제 6 도의 우측도면에서 V1 및 V3 펄스가 B1 시점(즉 "하이")이 되면 좌측 도면의 시그날 게이트(SG)가 턴온되어지는 것을 알 수 있도록 한 것이다.

제 7 도는 수광 다이오드에 의하여 축적된 전하가 수직 및 수평 레지스터를 통하여 출력단에 출력되는 도시한 구성도로서, 제 5 도의 ID 펄스가 "하이"이면 상기 촬상소자(15)의 A부분의 신호가 출력되는 것을 나타낸 것이며, ID 펄스가 "하이"이면, 수직 레지스터 펄스는 변동이 없게 된다.

제 8 도는 수평레지스터 펄스 H1, H2의 H1-A, H1-B, H2-A, H2-B를 만드는 회로도로서, H1 신호를 입력단(Y)로 입력하는 멀티플렉서(81), (81)와, H2신호를 입력단(Y)로 입력하는 멀티플렉서(83), (84)와, ID 신호를 반전시켜 상기 멀티플렉서(82) 및 (84)의 제어단자(CONT)에 입력하는 인버터(85)(86)으로 구성되며, 또한 상기 멀티플렉서(81-84)에는 각각 출력단 OUT A1, OUT B1, OUT A2, OUT B2가 연결되고, 상기 ID신호는 직접 멀티플렉서(81)(83)의 제어단자(CONT)입력되도록 구성된다. 여기서 ID신호가 "하이"이면 출력단(OUT) A1 및 A2에 Y출력이 인가되고 ID 신호가 "로우"이면 출력단 B1 및 B2에 Y출력이 인가된다.

한편 제 9 도는 수직 레지스터 펄스 V1, V2, V3, V4로써 V1-H, V1-B, V2-A, V2-B, V3-A, V3-B, V4-A, V4-B의 수직 레지스터 클록을 만드는 회로도로서, V1 신호를 입력단(Y)로 입력하는 멀티플렉서(91)(92)와, V2 신호를 입력단(Y)로 입력하는 멀티플렉서(93)(94)와, V3 신호를 입력단(Y)로 입력하는 멀티플렉서(95)(96)와, V4 신호를 입력단(Y)로 입력하는 멀티플렉서(97)(98)와, 상기 멀티플렉서(91-94)의 출력에 일 입력단이 접속된 AND게이트(101-104)와, 상기 멀티플렉서(95-98)의 출력에 일 입력단의 접속된 OR 게이트(105-108)와, 상기 AND 게이트(101-104)와에 각각 상호 접속된 저항(111-114) 및 저항(121-124)와, 상기 OR 게이트(105-108)에 각각 상호 접속된 저항(115-118) 및 저항(125-128)과, 상기 저항 (111)(112)(115)(116)에 각각 접속된 믹스회로(131)(132)(135)(136)과, 셀렉터 펄스단자(SP)로부터 상기 멀티플렉서(92, 94, 96, 98)의 각각의 제어신호단자(CONT)간에 접속된 인버터(99)로 구성된다.

따라서 상술한 도면 구성을 참조하여 본 발명의 동작관계를 기술하면, 수직 클록은 수평 주기 주파수와 동일하며 수평(H) 주기의 귀선(Blanking)기간동안 1칸씩 이동된다.

그러나 본 발명의 CCD 촬상소자에서는 제 4 도에서 나타낸 바와 같이 촬상소자(15)의 A 및 B는 2수평(H) 주기에 한칸씩 교대로 이동해서 교대로 출력되어 합성비디오 신호가 된다.

제 2 도의 우측 부분에 나타낸 (1)-(8)은 전자(electron)에 대한 에너지 레벨을 나타낸 것으로서, 제 3 도의 (1)-(8)과는 반대가 됨을 이해하여야 한다. 즉 제 3 도는 전위 레벨을 나타낸 것이므로 전하 레벨과는 반대로 되어지는 것이다. 따라서 상기 제 3 도의 (1)에서 V1 및 V2는 "하이"이고, V3 및 V4는 "로우"이지만 상기 제 2 도의 (1)에서는 V1 및 V2가 "로우"이고, V3 및 V4는 "하이"임을 알 수 있다.

제 4 도의 관계를 구체적으로 실현한 회로는 제 9 도에 나타나 있다. V1 펄스는 SW1-A로 나타낸 멀티플렉서(91)에서 제어단자(CONT)가 "하이"이면 단자(Y)로 입력된 신호가 출력되고, 상기 제어단자(CONT)가 "로우"이면 단자(X)에 입력된 "하이"레벨이 AND 게이트(101)에 인가되며, 믹스단(131)은 시그날 게이트 단자를 "턴온"시키기 위한 펄스이다. 즉, 상기 믹스단(131)의 시그날 게이트단자(GP1)는 상기 제 6 도의 시그날 게이트(SG)와 일치하는 것을 알 수 있고, 상기 시그날 게이트(SG)는 "하이"가 입력될 때(제 6 도 우측 도면의 B1시점) 턴온되어지게 된다. AND 게이트(101)는 SW1-A(91)의 X 및 Y 단자에 입력되는 신호에 의해 "하이" 및 "로우"레벨은 일정하게 유지하기 위하여 사용되었다. 같은 방법으로 V2, V3, V4펄스가 만들어진다. 여기서 상기 제 9 도의 SW1-A(91)와 SW1-B(92)는 서로 역상관계로 동작하여 상게 셀렉터 펄스(SP)에 따라 둘중 어느 하나가 선택되어짐을 알 수 있다.

제 7 도에 도시된 바와 같이, 출력단자에 촬상소자 A 및 B의 출력이 만나게 되지만 HOG(Horizontal out Gate)를 제어하여 촬상소자의 출력은 언제나 상기 A 또는 B측 신호만 출력되어진다. 즉, ID신호가 "하이"이면 HOG A가 "턴온"되고, ID신호가 "로우"이면 HOG B가 "턴온"된다.

상술한 바와 같이 본 발명은 2개의 렌즈를 사용하여 CCD 촬상소자에 빛을 포커싱하여 입체영상신호를 얻고, 수직 및 수평 레지스터 클럭입력을 순차 제어하여 그 신호출력을 처리함에 의해 2개의 비디오 카메라를 사용할 필요가 없게되고, 신호처리 부분을 공용화하였으므로 기기의 부피도 작게 할 수 있는 이점이 있다.

Claims (2)

1. 비디오 카메라에 있어서, 서로 거리를 둔 2개의 집광렌즈(11)(12)를 통하여 좌우양면시차를 가지는 좌우방영상의 빛을 집속하고, 이를 조리개(13)를 통과하게 한 후 거울(14)을 통하여 상기 좌우방 영상중 어느 한쪽을 일부분에 결상하여 다른 한쪽을 상기 일부분외의 남은 부분에 결상하는 CCD 촬상소자(15)에 의해 상기 빛을 저장해 두고 이를 일정한 주기로 번갈아 출력케 함으로써 입체 영상신호를 얻을 수 있도록 구성한 것을 특징으로 하는단판 촬상소자를 이용한 입체 비디오 카메라.
2. 입체 비디오 캄라의 수직 레지스터 펄스 생성회로에 있어서, V1 신호를 입력단(Y)로 입력하는멀티플렉서(91)(92)와, V2 신호를 입력단(Y)로 입력하는 멀티플렉서(93)(94)와, V3 신호를 입력단(Y)로 입력하는 멀티플렉서(95)(96)와, V4 신호를 입력단(Y)로 입력하는 멀티플렉서(97)(98)와, 상기 멀티플렉서(91-94)의 출력에 일 입력단이 접속된 AND게이트(101-104)와, 상기 멀티플렉서(95-98)의 출력에 일 입력단의 접속된 OR 게이트(105-108)와, 상기 AND게이트(101-104)에 각각 상호 접속된 저항(111-114) 및 저항(121-124)와, 상기 OR 게이트(105-108)에 각각 상호 접속된 저항(115-118) 및 저항(125-128)과, 상기 저항 (111)(112)(115)(116)에 각각 접속된 믹스회로(131)(132)(135)(136)과, 셀렉터 펄스단자(SP)로부터 상기 멀티플렉서(92, 94, 96, 98)의 각각의 제어신호단자(CONT)간에 접속된 인버터(99)로 구성됨을 특징으로 하는 회로.

Images