KR920003524B1

KR920003524B1 - 디지탈피크노이즈 리덕션회로

Info

Publication number: KR920003524B1
Application number: KR1019890004164A
Authority: KR
Inventors: 카주오 코니시
Original assignee: 가부시기가이샤 도시바; 아오이 죠이치
Priority date: 1988-03-31
Filing date: 1989-03-31
Publication date: 1992-05-02
Also published as: JPH01251472A; US5023890A; DE3910473A1; KR890015249A; JP2692843B2; DE3910473C2

Abstract

내용 없음.

Description

디지털피크노이즈 리덕션회로

제1도는 본 발명의 일실시예를 도시한 블록 구성도.

제2도는 동 실시예의 입출력 특성을 도시한 특성도.

제3도는 동 실시예의 특성도.

제4도는 종래의 블럭 구성도.

제5도는 동 종래회로의 입출력 특성을 도시한 특성도.

제6도는 동 종래회로의 제산회로를 상세히 나타낸 블럭 구성도.

제7도는 동 제산회로에 사용되는 ROM의 입출력 특성을 도시한 특성 곡선도.

제8도는 동 종래회로의 특성도.

* 도면의 주요 부분에 대한 부호의 설명

11 : 입력단자 12 : 제산회로

13 : 디엠퍼시스회로 14 : 출력단자

15 : 웨이팅회로 16 : 디텍터회로

17 : 입력단자 18 : ROM

19 : 입력단자 20 : 승산회로

21 : 1/256 시프트회로 22 : 출력단자

23 : 입력단자 24 : 승산회로

25 : 1/128 : 고정시프터회로 26 : 가변시프트회로

27 : 셀렉터회로 28 : 입력단자

29 : 출력단자 30 : ROM

31 :가산회로 32 : 입력단자

본 발명은 예를들어 비디오 테이프레코더의 음성 하이파이(HiFi)시스템등에 사용되는 디지털피크노이즈 리덕션회로의 개량에 관한 것이다.

주지하는 바와 같이, 예를들어 비디오 테이프레코더의 음성 하이파이 시스템 등에 사용되는 피크노이즈 리덕션회로는 비디오 테이프에 아날로그 FM 변조되어 기록된 음성신호의 다이나믹렌지를 하이파이로서 알맞는 레벨(예를들면 90dB 정도)로까지 확대하는 작용을 갖고 잇다.

제4도는 신호의 기록시의 사용되는 종래의 피크노이즈 리덕션회로를 나타내고 있다. 즉, 입력단자(11)에 공급된 입력신호는 제산신호(12) 및 디엠퍼시스회로(13)를 통해, 출력단자(14)에서 출력된다. 이 경우, 디엠퍼시스회로(13)의 출력은 웨이팅회로)15) 및 디렉터회로(16)를 통해, 제산회로(12)에 제수로서 공급되어 있다.

그리고, 이 피크노이즈 리덕션회로의 압축 특성은 제5도에 나타낸 바와 같이 예를들어 -6dB의 입력신호에 대해서는 출력을 -3dB로 압축한다고 하는 대수 압축이 행해진다.

여기서, 제4도에 나타낸 피크노이즈 리덕션회로를 디지털화하여 실현할 경우, 디엠퍼시스회로(13), 웨이팅회로(15) 및 디텍터회로(16)는 각기 1차의 IIR 필터로 구성할 수 있다.

또, 제산회로(12)는 제6도에 나타낸 바와 같이 구성된다. 즉, 입력단자(17)에 공급된 8비트의 제수(어드레스)를, ROM(독출전용 메모리)(18)에서 역수변환하여,입력단자(19)에 공급된 16비트의 피제수와 승산회로(20)에서 승산하여, 1/256 시프트회로(21)를 지나게 함으로써, 출력단자(22)에서 10비트의 제산결과를 얻도록하고 있다.

이 경우, ROM(18)에 의한 어드레스에 대한 역수변환의 특성은 어드레스 입력과 ROM(18)의 출력을 함께 8비트로 하면, 제7도에 도시하는 바와 같이 되고, 0-255의 수의 범위에서, 어드레스 입력 및 ROM(18)의 출력을 함께 표현할 수 있다. 즉, 예를들어 어드레스가[128]의 경우, ROM(18)에서 [1/128]이라는 역수를 얻는 것이지만 ROM(18)의 출력이 8비트 정도인 것을 고려하여, [1/128]에 1/256 시프트회로(21)에서 [256]을 승산하고, 256/128=2를 ROM(18)의 출력으로 하고 있다.

그러나, 상기와 같은 종래의 디지털피크노이즈 리덕션회로에서는 제7도에 도시한 ROM(18)의 역수 변환특성에서 명백한 바와 같이, 어드레스가 「255」-「128」(0dB~6dB)의 경우는 ROM(18)의 출력이 「1」-「2」에서 분해능이 「1」밖에 없고, 어드레스가 「127」-「64」(-6dB~-12dB)의 경우에는 ROM(18)의 출력이 「2」-「4」에서 분해능이 「2」로 되고, 이하, 어드레스가 작아짐에 따라 분해능이 「4」,「8」,「16」 으로 올라가게 된다.

이 때문에, 디엠퍼시스회로(13), 웨이팅회로(15) 및 디텍터회로(16)를 구성하는 각 필터의 개인이 모두 「1」로 설정되고, 입력과 어드레스가 연동되어 있다고 생각하면 디지털피크노이즈 리덕션회로의 압축 특성은 제8도에 도시한 것과 같이 되어, 입력 레벨이 클 경우 압축 특성의 분해능이 극단적으로 악화된다고 하는 문제가 생긴다.

이상과 같이, 종래의 디지털피크노이즈 리덕션회로에서는 입력 레벨의 크기에 따라 압축 특성의 분해능이 불균일성, 특히 입력 레벨이 클수록 압축특성의 분해능이 매우 악회된다고 하는 문제를 가지고 있다.

따라서, 본 발명은 상기 사정을 고려하여 이루어진 것으로서, 입력레벨의 크기에 관계없이 압축 특성의 분해능을 높은 정밀도로 일정하게 유지할 수 있는 매우 양호한 디지털피크노이즈 리덕션회로를 제공하는 것을 목적으로 한다.

즉, 본 발명은 입력어드레스의 역수를 이 입력 어드레스가 취하는 범위에 따라 소정의 배율로 신장하고, 입력어드레스가 취하는 범위에 관계없이 일정한 정밀도를 주는 변환테이블의 기억된 메모리와, 이 메모리에서 독출된 데이터와 입력데이터를 승산하는 승산수단과, 이 승산수단에서 출력된느 데이터를 입력어드레스가 취하는 범위에 따른 배율로 압축하고, 메모리에 공급하는 입력 어드레스를 생성하는 압축수단을 구비하는 것을 특징으로 한다.

상기와 같은 구성에 의하면 입력어드레스가 취하는 값에 관계없이, 입력어드레스의 역수를 높은 정밀도를 갖는 일정한 분해능으로 얻을 수 있다.

다음에 본 발명의 일실시예에 대해 도면을 참조하여 상세히 설명한다. 제1도에 있어서,(23)은 16비트의 입력신호가 공급되는 입력단자이며, 승산회로(24)의 한쪽 입력단에 접속되어 있다. 이 승산회로(24)의 출력단은 1/128의 고정시프트회로(25)를 통해 가변시프트회로(26)에 접속되어 있다.

여기서, 상기 가변시프트회로(26)는 8개의 단위시프트회로(26a)~(26h)를 직렬 접속한 것으로서, 상기 1/128 고정시프트회로(25)의 출력단은 초단의 단위시프트회로(26a)의 입력단에 접속되어 있으며, 단위시프트회로(27)의 8개의 입력단에 각기 접속되어 있다.

이 셀렉터회로(27)는 입력단자(28)에 공급된느 8비트의 어드레스에 따라 8개의 단위시프트회로(26a)~(26h)의 출력을 선택하여, 출력단자(29)에 출력하는 것이다.

또, 입력단자(28)에 공급된 어드레스는 ROM(30)에 공급된다. 이 ROM(30)에는 상세한 것은 후술하지만, 입력된 어드레스의 역수를 어드레스의 값에 따라서 신장시킨 역수 신장 변환 테이블이 기억되어 있다.

그리고, ROM(30)에서 출력되는 8비트의 역수신장데이터는 가산회로(31)에 의해 입력단자(32)에 설정된 「256」이 가산된다. 이 가산동작은 실제로는 8비트의 역수신장데이터의 MSB의 상위디지트에 「1」을 가하여 9비트 데이터로 함으로써 실현된다. 그후, 가산회로(31)에서 출력되는 9비트 데이터는 상기 승산회로(24)의 다른쪽 입력단에 공급된다.

여기서 상기 ROM(30)의 내용에 대해 종래의 ROM(18)의 내용과 비교한 것을, 다음 표에 나타내었다.

즉, 어드레스의 범위에 따라, 어드레스의 역수를 상이한 배율로 신장하여, 제2도에 도시한 바와 같이, 어느 범위의 어드레스에 대해서도 0-255까지의 같은 해상도가 주어지도록 역수 변환 테이블이 설정되어 있다.

그리고 시프트회로(26) 및 셀렉터회로(27)에 의해, ROM(30)에 의한 신장분에 대응한 압축을 함으로써, 출력단자(29)에서 디지털피크노이즈 리덕션회로로서의 출력신호를 얻도록한 것이다.

이 때문에, 예를들어 입력신호가 -6dB(16비트 표시로 「16384」)라고 하면, 제5도에 명백히 도시된 바와 같이, 셀렉터회로(27)의 출력은 -3dB(9비트 표시로 「180」로 된다. 여기서, 셀렉터회로(27)의 출력이 「180」이기 때문에, 게인이 0dB이므로, 어드레스 입력도 「180」로 된다.

그래서, 어드레스가 「180」일때의 ROM(30)의 출력은 어드레스의 역수인 「1/180」에, 8비트 표시하기 위한 「255」를 승산하고, 그곳에서 8비트 이내로 억제하기 위해 「256」을 감산함으로써 얻어진다. 즉, (1/180×255×256=107로 된다. 그러면 가산회로(31)의 출력은,

107+256=363

으로 되어, 승산회로(24)의 출력은

16384×363=5947392

로 되고, 이 승산회로(24)의 출력「5947392」가 1/128 시프트회로(21)에서 1/128배 됨으로써,

5947392/128=46464

로 된다.

한편, 어드레스 입력이 「180」일때, 셀렉터회로(27)는 단위시프트회로(26h)의 출력을 선택하고, 이 때문에 셀렉터회로(27)의 출력은

46464/256=181.5

로 되어, 상술한 -3dB(약 「180」)으로 수속된다.

이상의 계산은 입력신호가 몇 dB의 경우에도 똑같이 할 수 있어서, 매우 뛰어난 수속 특성을 나타내고 있다.

따라서, 상기 실시예와 같은 구성에 의하면 입력에 대한 출력의 압축 특성은 제3도(a)에 도시된 바와 같이 되고, 이 특성의 일부를 확대하면, 동 도면(b)에 도시한 바와 같이, 모든 입력에 대해 분해능을 「1/256」으로 일정화할 수 있다.

그리고, 본 발명은 상기 실시예에 한정되는 것은 아니며, 이밖에 그 요지를 일탈하지 않는 범위에서 여러가지로 변형하여 실시할 수 있다.

이상 상술한 바와 같이 본 발명에 의하면, 입력레벨의 크기에 관게없이 압축 특성의 분해능을 높은 해상도로 일정하게 유지할 수 있는 매우 양호한 디지털피크노이즈 리덕션회로를 제공할 수 있다.

Claims

음성신호의 음량레벨에 따른 가변레벨을 갖는 디지털 음성 데이터를 처리함으로써 상기 음성신호에 포함되는 피크노이즈를 축감하는 디지털피크노이즈 리덕션회로에 있어서, 제수로서 주어지는 디지털 데이터레벨의 서로 다른 범위마다 규정된 복수의 데이터 신장률을 가지며, 이들 데이터 신장률에 의거하여 상기 디지털제수 데이터 레벨의 각 범위마다 동일한 소정 범위로 신장된, 상기 디지털제수 데이터의 보수 신호를 공급하는 메모리수단(30)과, 이 메모리수단(30)에서 공급된 보수 신호를 상기 디지털 음성 데이터와 승산하는 승산수단((24)과, 상기 메모리수단(30)의 상기 데이터 신장률에 대응하여 규정된 복수의 데이터 압축률을 가지며, 상기 승산수단(24)의 출력디지털 데이터를 상기 디지털제수 데이터에 따라 선택된 데이터 압축률로 압축하는 시프트수단(26)을 갖는 제산회로 수단과, 상기 제산회로 수단으로부터의 제산출력으로서 얻어진 피크노이즈 압축 디지털 출력 데이터의 주파수 특성을 보정하는 디엠퍼시스수단(13)과, 이 디엠퍼시스수단(13)으로 주파수 특성이 보정된 상기 피크노이즈 압축 디지털 출력 데이터를 상기 디지털제수 데이터로서 상기 제산회로 수단에 귀환하는 피드백회로 수단(15,16)을 설치한 것을 특징으로 하는 디지털피크노이즈 리덕션회로.
제1항에 있어서, 상기 메모리수단(30)에 규정되는 데이터 신장률이, 상기 디지털제수 데이터의 높은 레벨 범위에 대응하여 높은 신장률로 설정되며, 상기 디지털제수 데이터의 낮은 레벨 범위에 대응하여 낮은 신장률로 설정되는 것을 특징으로 하는 디지털피크노이즈 리덕션회로.
제2항에 있어서, 상기 메모리수단(30)은 ROM 메모리를 포함하는 것을 특징으로 하는 디지털피크노이즈 리덕션회로.
제3항에 있어서, 상기 시프트수단(26)은 복수의 시프트출력단을 갖는 다단시프트수단과, 상기 복수의 시프트출력단을 상기 디지털제수 데이터에 따라 선택하는 선택수단(27)을 포함하는 것을 특징으로 하는 디지털피크노이즈 리덕션회로.
제4항에 있어서, 상기 시프트수단(26)은, 서로 종속된 복수의 단위시프트수단을 가지며, 각 단위시프트수단의 출력단이 상기 선택수단(27)에 접속되는 것을 특징으로 하는 디지털피크노이즈 리덕션회로.
피제수를 제수로 제산하는 제산회로 수단에 있어서, 상기 제수로서 주어지는 디지털레벨의 서로 다른 범위별로 규정된 복수의 데이터 신장률을 가지며 이들 데이터 신장률에 의거하여 상기 디지털제수 데이터레벨의 각 범위별로 동일한 소정 범위로 신장된, 상기 디지털제수 데이터의 보수신호를 공급하는 메모리수단(30)과, 이 메모리수단(30)에서 공급된 복수 신호를 상기 피제수의 디지털 데이터와 승산하는 승산수단(24)과, 상기 메모리수단(30)의 상기 데이터 신장률에 대응하여 규정된 복수의 데이터 압축률을 가지며, 상기 승산수단의 출력디지털 데이터를 상기 디지털제수 데이터에 따라 선택된 압축률로 압축하는 시프트수단(26)을 갖는 것을 특징으로 하는 제산회로 수단.
제6항에 있어서, 상기 메모리수단(30)에 규정되는 데이터 신장률이, 상기 디지털제수 데이터의 높은 레벨 범위에 대응하여 높은 신장률로 설정되며, 상기 디지털제수 데이터의 낮은 레벨 범위에 대응하여 낮은 신장률로 설정되는 것을 특징으로 하는 제산회로 수단.
제7항에 있어서, 상기 메모리수단(30)은 ROM 메모리를 포함하는 것을 특징으로 하는 제산회로 수단.
제8항에 있어서, 상기 시프트수단(26)은 복수의 시프트 출력단을 갖는 다단 시프트수단과, 상기 복수의 시프트 출력단을 상기 디지털제수 데이터에 따라 선택하는 선택수단(27)을 포함하는 것을 특징으로 하는 제산회로 수단.
제9항에 있어서, 상기 시프트수단(26)은 서로 종속된 복수의 단위시프트수단을 가지며, 각 단위시프트수단의 출력단이 상기 선택수단(27)에 접속되는 것을 특징으로 하는 제산회로 수단.