KR920002270B1 - 채널속도 변환 및 채널분리 회로 - Google Patents

Abstract

내용 없음.

Description

채널속도 변환 및 채널분리 회로

제1도는 본 발명의 개략적으로 나타낸 블록도

제2a도 및 b도는 본 발명에서의 읽기 및 쓰기를 위한 제어신호의 타이밍도.

제3도는 본 발명에서의 속도변환을 위한 제어신호의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

1 : 직렬/병렬 변환부 2 : 래치부

3 : 병렬/직렬 및 속도변환부 4 : 분리부

5 : 마이크로 프로세서부

본 발명은 IMUX(Intermediate Rate Multiplexer) 시스템의 채널속도 변환 및 채널분리 회로에 관한 것이다.

종합정보통신망(ISDN)에서 고품질의 음성 및 비음성 서비스를 제공하기 위해서는 기존의 가입자 선로를 포함한 전체 통신망의 디지틀화 및 서비스 통합을 위한 디지틀 신호 방식인 D채널 프로토콜을 실현시켜야한다.

IMUX(Intermediate Rate Multiplexer) 시스템은 이러한 서비스를 충족시키기 위한 소규모 가입자 집선장치로서 기존의 메탈릭 케이블(Metallic Cable)을 이용하여 400Kbps의 전송속도로 4개의 기본 엑세스(Basic Access)를 수용하여야 한다.

이러한 IMUX시스템은 협대역 가입자 접속장치의 거리 확장 기능을 수행할 수 있고 동시에 S 인터페이스를 직접 수용할 수도 있으며, ISDN 교환기와의 범용 인터페이스로서 COT(Centre Office Terminal)/RT(Remote Terminal) 방식으로도 운용이 가능하다.

본 발명은 상기 IMUX 시스템의 일부를 이루는 것으로서, 400Kbps 전송속도를 갖는 기존의 메탈릭 케이블을 통해 전송되는 다중화된 하나의 직렬 데이터를 4개의 신호로 분리해 내고, 2048Kbps의 전송속도를 갖는 시스템 버스상의 4출력 라인으로 해당 채널 신호를 분리 인가하여 출력하는 채널속도 변환 및 채널 분리회로를 제공함에 그 목적을 두고 있다.

본 발명은 상기 목적을 달성하기 위하여 IMUX(Intermediate Rate Multiplexer) 시스템에서 채널분리 및 채널속도 변환을 행하기 위한 장치에 있어서, 라인을 통해 입력되는 400Kbps 직렬 데이타를 B채널에 할당된 클럭으로 제어하여 8비트의 병렬데이타로 변환하여 출력하는 직렬/병렬 변환수단; 상기 직렬/병렬 변환수단으로부터의 8비트의 병렬데이타를 입력하여 래치제어 신호 및 읽기 제어신호를 이용하여 래치 및 읽기 기능을 수행하는 래치수단; 상기 래치 수단에 연결되어 수신병렬 로드신호 및 2048KHz의 비트클럭을 이용하여 입력되는 400Kbps 전송속도의 8비트 병렬데이타를 2048Kbps의 직렬 데이타로 변환하여 출력하는 병렬/직렬변환 및 속도 변환수단; 상기 병렬/직렬 변환 및 속도 변환수단에 연결되어 입력되는 2048 Kbps의 데이터 신호를 4개의 라인을 통해 2048Kbps신호로 분리하여 출력하는 수단; 및 시스템 클럭을 이용하여 상기 분리부를 제어하는 제어수단을 구비하고 있는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.

제1도는 본 발명의 구성을 개략적으로 나타낸 블록도이며, 제2a도는 상기 제1도의 래치부(2)의 쓰기(Writing)를 위한 제어 신호의 타이밍도이고, 제2b도는 상기 제1도 래치부(2)의 읽기(Reading)를 위한 제어 신호의 타이밍도이며, 제3도는 상기 제1도의 각 구성부에 가해지는 제어 신호의 타이밍도이다.

도면에서 1은 직렬/병렬 변환부, 2는 래치부, 3은 병렬/직렬 및 속도 변환부, 4는 분리부, 5는 마이크로프로세서부를 각각 나타낸다. FO는 상기 마이크로 프로세서부(5)에 인가되는 8KHz의 시스템클럭이며, PLR은 8비트의 병렬데이타를 로딩시키기 위한 제어신호이다.

제1도의 도면에 도시한 바와 같이 본 발명의 채널 속도변환 및 채널 분리회로는 400Kbps의 다중화된 직렬 데이터를 수신B채널 클럭(BCR :제3도 참조)을 이용하여 8비트의 병렬데이타로 변환하여 출력하는 직렬/병렬 변환부(1)와, 상기 직렬/병렬 변환부(1)에 연결되어 있으며 상기 직렬/병렬 변환부(1)에서 8비트의 병렬 데이터를 입력하여 래치제어 신호(WA, WB, W1I, W2I) 및 읽기 제어신호(RA, RB, R1I, R2I)에 의해 래치 및 읽기 기능을 수행하는 래치부(2)와, 상기 래치부(2)에 의해 연결되어 수신병렬 로드 신호(PLR) 및 2048KHz 클럭 펄스를 이용하여 400Kbps의 8비트 병렬 데이타를 2048Kbps의 직렬 데이터로 변환하여 출력하는 병렬/직렬 변환 및 속도 변환부(3)와, 상기 병렬/직렬 변환 및 속도 변환부(3)에 연결되어 입력되는 하나의 2048Kbps 데이타 신호를 4개의 라인을 통해 2048Kbps신호로 분리하여 출력하는 분리부(4)와, 상기 분리부에 연결되어 분리 동작을 제어하는 마이크로 프로세서부(5)로 구성된다.

직렬/병렬 변환부(1)는 제어클럭만 인가하면 변환기능을 수행하는 범용의 칩으로 구성되며, 400Kbps의 다중화된 직렬 데이터를 수신 B채널 클럭(BCR :제3도 참조)을 이용하여 8비트의 병렬 데이타로 변환하여 출력한다. 여기에서, 상기 400Kbps의 전송속도를 갖는 출력 데이터의 일실시예 구성은 다음과 같다.

래치부(2)는 병렬로 입출력되는 데이터의 속도차를 보상하기 위한 지연수단으로서 공지의 래치소자로 구성되며, 상기 직렬/병렬 변환부(1)로부터 8비트의 병렬데이타를 입력하여 래치제어 신호(WA, WB, W1I, W2I) 및 읽기 제어신호(RA, RB, R1I, R2I)에 의해 래치 및 읽기 기능을 수행한다.

병렬/직렬 변환 및 속도 변환부(3)는 상용화된 칩으로 구성되며, PLR신호(수신병렬로드 신호: 제3도 참조)를 이용하여 상기 래치부(2)로부터 출력된 8비트 병렬 데이터를 순서대로 래치시키고, 데이터 출력용 2048KHz클럭을 이용하여 래치된 데이터들을 한 비트씩 쉬프트 시킴으로써 2048Kbps의 직렬 데이타가 출력되도록 한다.

분리부(4)는 상기 병렬/직렬 변환 및 속도 변환부(3)로부터 출력된 2048Kbps(제3도 참조)의 직렬 데이터를 마이크로 프로세서(5)의 제어하에 A, B, C, D의 네 신호에 할당된 위치로부터 각각 분리해 내어 2048Kbps의 전송속도를 갖는 버스상의 4출력라인(A, B, C, D)으로 각각 출력시킨다.

이때, 마이크로 프로세서부(5)가 시스템 클럭(FO)을 이용하여 상기 분리부를 제어한다.

상기한 바와 같이 구성되어 동작하는 본 발명은 다음과 같은 효과를 갖는다.

분리 기능으로 다중화된 전송채널로부터의 각 신호 분주를 가능하게 하며, 400Kbps의 전송 속도를 갖는 기존의 메탈릭 케이블을 이용하여 4개의 기본 액세스를 수용할 수 있도록 하고 2048Kbps의 전송속도를 갖는 시스템과의 매칭을 가능하게 한다.

Claims (1)

1. IMUX(Intermediate Rate Multiplexer) 시스템에서 채널분리 및 채널속도 변환을 행하기 위한 장치에 있어서, 라인을 통해 입력되는 400Kbps 직렬 데이터를 B채널에 할당된 클럭(BCR)으로 제어하여 8비트의 병렬 데이터로 변환하여 출력하는 직렬/병렬 변환수단(1): 상기 직렬/병렬수단(1)으로부터의 8비트의 병렬 데이터를 입력하여 래치제어 신호(WA, WB, W1I, W2I) 및 읽기 제어신호(RA, RB, R1I, R2I)를 이용하여 래치 및 읽기 기능을 수행하는 래치수단(2): 상기 래치수단(2)에 연결되어 수신병렬 로드신호(PLR) 및 2048KHz의 비트클럭을 이용하여 입력되는 400Kbps 전송속도의 8비트 병렬 데이터를 2048Kbps의 직렬 데이터로 변환하여 출력하는 병렬/직렬 변환 및 속도 변환수단(3): 상기 병렬/직렬 변환 및 속도 변환수단(3)에 연결되어 입력되는 2048Kbps의 데이터 신호를 4개의 라인을 통해 2048Kps 신호로 분리하여 출력하는 수단(4); 및 시스템클럭(FO)을 이용하여 상기 분리하여 출력하는 수단(4)을 제어하는 제어수단(5)을 구비하고 있는 것을 특징으로 하는 채널속도변환 및 채널분리회로.

Images