KR920002268B1

KR920002268B1 - 파우어라인 통신장치

Info

Publication number: KR920002268B1
Application number: KR1019870701175A
Authority: KR
Inventors: 비. 프로프 미카엘; 엘. 프로프 대이비드
Original assignee: 아답티브 네트워크 인코포레이티드; 미카엘 비.프로프
Priority date: 1986-04-16
Filing date: 1987-04-03
Publication date: 1992-03-20
Also published as: AU601122B2; EP0267930A4; EP0267930B1; AU7301987A; CA1280483C; JP2647107B2; WO1987006409A1; DE3751545T2; JPH01500867A; KR880701497A; EP0267930A1; US4815106A; DE3751545D1; ATE128586T1

Abstract

내용 없음.

Description

[발명의 명칭]

파우어라인 통신장치

[도면의 간단한 설명]

제1도는 넓은 대역 데이터 신호를 수신하는 회로의 일부를 도시하는 블록도.

제2도는 변화하는 회선 상태에 따라 필터작업이 제어되는 적응성 필터회로의 개략도.

제3도는 필터 제어신호의 코오드 표시도.

제4도는 전송매체의 임피던스 변화에 따라 신호의 강도가 적응식으로 제어되며, 이러한 신호내에 디지털데이터가 담긴 상태에서, 이 변조된, 넓은 대역의 캐리어 신호를 전송하기 위한 회로의 개략도.

제5도는 제4도의 송신전압 제어블록의 개략도.

제6도는 제5도의 송신 전압 제어회로에 의해 제공된 전압 공급 함수 그래프도.

제7도는 제4도의 송신기 출력 증폭 블록의 개략도.

제8도는 동기화 계획에 사용되는 특정 파형 특성을 도시하는 본 발명에 의한 데이터 비트 주기의 그래프도.

제9a도는 넓은 대역의 파우얼 라인 통신 신호의 유용한 파형을 도시하는 그래프도.

제9b도는 제9a도의 파형에 대한 파우어(power) 스펙트럼을 도시하는 그래프도.

제10도는 데이터 신호를 찾는 방법과 데이터 신호의 수신을 확인하는 방법을 도시하는 관계도.

[발명의 상세한 설명]

[발명의 배경]

a. 발명의 분야

본 발명은 넓은 의미에서 디지털 통신시스템에 관한 것이다. 더 구체적으로는 본 발명은 교류전선과 모든 종류의 잡음이 심한 선의 매체를 거쳐, 컴퓨터 자료와 같은 2 진식의 고속디지탈 정보신호를 수신하고 전송하는 것에 관한 것이다.

b. 선행기술의 설명

컴퓨터 자료와 같은 디지털 정보는 기존교류(AC) 전선을 통하여 전송하는 것이 가능한 것으로 알려져 있다. .이러한 데이터통신의 잠재적인 잇점은 전자식 사무기기, 데이터 단말기, 원격프린터, 퍼스널 컴퓨터 등을 상호 연결하여 주는데 있어서 굉장한 다용성이 있다는 점을 위시하여, 그 잇점이 이미 잘 인지되어 있다. 데이터 경로를 창설하는 일은 분포된 단말기들을 기존하는 AC출구에 단순히 플러그 시킴으로서 완성시킬 수 있다. 중앙 컴퓨터에 의해 가동될 수 있는 모든 종류의 장비들을 이러한 장비에 이미 부착되어 있는 것이다. 이러한 중앙 컴퓨터는 히터, 조명장치, 에어컨장치를 포함하여 여러 가지 처리장치를 제어하기 위하여 사용할 수 있다.

디지털 통신선을 필요로 하는 많은 대다수의 사용자들이 현재 공통적으로 처해있는 상황은 여러 가지 구성요소들을 상호연결하기 위해 하아드 와이어링을 사용하는 문제이다. 이것은 비용이 높고 융통성이 없으며, 일반적으로 평균 사용자들이 필요로하는것 보다 더 높은 데이터 속도를 제공한다.

전부는 아니라도 대부분의 데이터 전송을 필요로 하는 위치에 AC전선 배선이 이미 이루어져있기 때문에 이 매체를 통하여 신뢰성 있는 고속 디지털 통신을 수행하게 되면, 상당한 원가절감과 시스템의 융통성을 기할 수 있다. 널리 이용되고 있는 전송매체, 즉 약 100KHz 내지 500KHz 주파수 범위의 Ac전선은 일반적으로 예측할 수 없는 전송 특성을 나타내는데 즉, 어떤 주파수에서의 극도의 감쇠현상, 선로상에 나타나는 위상의 변화, 노치(notch), 및 불연속 등이 그것이다. 일반적으로 3가지의 잡음양상이 가장 공통적이다. 즉, 저전압 가우스(gaussian oise)잡음, 저전압 충격 간섭현상, 및 고전압 스파이크(spike)등이 그것이다. 이 3가지 중, 저전압 충격 간섭현상이 압도적으로 데이터전송 에러의 원인이 된다.

즉, 데이터 전송은 가우스 잡음이 존재하는 경우에도 신뢰성 있게 수행할 수 있다. 고 전압 스파이크는 비교적 드물게 볼 수 잇는 일이나, 예외없이 데이터 에러를 일으키며, 이 경우, 에러 검출/재전송(ACK/NACK) 방법은 잃은 정보를 회복하는 가장 좋은 방법으로 인정되고 있다. 더구나, 이러한 특성들은 즉, 전류 반송 전선으로부터 제거 되거나 또는 부가되는 다양한 다른 부하와 같이 전선상에 부하 상태로서 다양하게 나타난다.

상기 부하란, 산업용 기계, 여러 가지 용도의 여러 가지 전동기, 광도(光度) 가감회로, 히터 및 바테리 충전기등을 가리킨다.

이러한 문제는 해결하기 위한 종래의 시도를 보면, 여러 가지의 단일 또는 다수 채널식 좁은 대역 전송용량을 제한한다.

더구나, AC 전선상의 변화하는 잡음 환경은 전송채널(예정된 대역폭)이 인터럽트 되거나 상실될 때 영향을 받는 모든 기법의 신뢰성을 해친다. 이러한 이유와 또 기타 이유로 인하여, 과거에는 AC 전선을 이용한 통신은 신속하거나 신뢰성 있는 것으로 인정받지 못하였다.

다중채널 디지털 코오팅 기법에 의하여, 파우어라인 통신시스템의 신뢰도와 속도가 약간 개선되었으나, 이러한 개선을 이루기 위해서는 부피가 크고, 복잡하고, 값비싼 신호처리 장비를 사용해야만 했다.

파우어라인 데이터 전송의 잠재력은 이와같이, 실현되지 않았고 현실적으로 접근하지도 못한 상태이다. 예를들면 대체로 에러없는 데이터 전송을 수행하려면, 매초 10킬로비트(Kbps) 이하의 데이터 속도로 제한해야 한다. 이렇게 개선된 시스템을 사용하더라도 신뢰도는 매우 낮은 것인데, 왜냐하면 전선 전송 특성의 예기치 못할 변화로 인하여, 하나 또는 그 이상의 예정된 좁은 대역폭의 전송채널은 경고도 없이 갑자기 사용 불가능하게 될 수 있기 때문이다.

근래에 와서, 발생되는 왜곡 특성의 변화로 인하여, 전선을 통한 데이터 전송은 더 어렵게 되었다. 퍼스널 컴퓨터와 원격 프린터가 널리 사용됨에 따라 FCC(미연방 통신 위원회)는 전산 장치로부터 전선에 전도 또는 방사 형태로 발하여지는 디지털 신호에 대해 제한을 가하는 규정을 공포하였다. 이 요건을 충족시키기 위해서, 컴퓨터 제작 업체들은 필터들을 수시로 첨가하였으며, 이 필터들은 전선측에 장치된 매우 낮은 임피던스를 가진 것이었는데, 즉, 예를들면, 0.1 마이크로 패러드의 용량을 가진 고용량의 커패시턴스의 형태를 취하는 것이었다. 이렇게 하는 것은 넓은 대역 신호에서 발생하는 왜곡 현상에 상당한 영향을 주게 되었으며, 동시에 어떤 좁은 대역폭 신호에 대해서는 심한 감쇠현상을 초래하게 되었다.

전선 통신 시스템과 관련하여 여러 가지 공통된 형태의 캐리어 신호변조를 시도하게 되었다.

이러한 각 시도에 있어서, 디지털 정보는 캐리어 상에 변조 되었으며, 캐리어는 AC 전선에 공급시켜 졌다.

레시버는 변조된 캐리어 신호를 뽑아서, 그 신호를 변조시켜, 디지털 데이터 정보를 회수하게 된다. 두가지의 더 공통된 형태를 보면, 이것은 진폭시프트키잉(ASK:amplitude-shift keying)과 주파수시프트 키잉(FSK:frequency-shift keying)이다. 이 두가지의 기법은 모두 전자기 간섭현상(EMI) 및 라디오 주파수 간섭현상(RFI)을 받는 것으로 일반적으로 알려져 있다. 제3의 주요 변조기법인, 위상 시프트 키잉(PSK:phase-shift keying)은 또한 일반적으로 적합치 않은 것으로 알려져 있는데, 그 이유는 그것이 잡음 간섭을 더 심하게 받게되면, 그 결과 기복성이 심함 캐리어 신호 감쇠현상을 일으키기 때문이다.

전술한 바와같은 어려움으로 인하여 파우어라인 통신은 잠재적으로 근거리지역 네트워크(LAN)의 매체로서 인정되지 않고 있으며, 이것은, LAN 시스템이 기존 데이터 이전 시스템으로 자연적 연장을 하게되어, 사실상 한 건물내의 모든 사무실, 한 인근 지역내의 모든 가정들, 또는 AC 전선 도는 2개 도선 매체가 미칠 수 있는 모든 곳에서 이용되고 있음에도 불구하고 그렇게 인정된 것이다.

[발명의 목적]

본 발명의 광의의 목적은 데이터 전송을 위하여, 모든 곳에 존재하는 교류 전선과 같은 기존 전선을 이용하여, 낮은 데이터 속도 및 높은 데이터 속도로 사실상 에러없이 데이터를 전송할 수 있는 파우어라인 통신 시스템을 제공하려는 것이다.

본 발명의 또 하나의 광의의 목적은 현재 알려진 시스템들 보다 더 빠른 속도로 데이터를 전송할 수 있는 원가가 저렴하고 신뢰도가 높은 AC 파우어라인 통신 시스템을 제공하려는 것이다.

본 발명의 또 하나의 목적은 휴대용 데이터 처리 장비가 될 수 있는 것에 대해, 값비싸고 융통성 없는 데이터 통신선 하아드 와이어링을 할 필요를 제거하려는 것이다.

본 발명의 또 하나의 목적은 최소한 시설을 필요로 하고 휴대 및 재구성을 시키기에 쉽게끔 부피가 적게 된 융통성이 높은 파우어라인 통신 링크를 제공하려는 것이다.

본 발명의 또 하나의 목적은 계속적으로 변화하는 전선 데이터 전송 특성에 거의 영향을 받지 않고, 특히 충격 잡음 상태에서도 견고성을 유지할 수 있는 파우어라인 통신 시스템을 제공하려는 것이다.

본 발명의 또 하나의 목적은 토큰 전달(token passing) 구성에서도, 근거리지역 네트워크(LAN)에 참여하는 여러개의 장치 사이의 네트워크 연결을 가능하게 할만큼 충분히 견고한 내부통신 기능 및 데이터 이전 신뢰도를 가진 파우어라인 통신 시스템을 제공하려는 것이다.

[발명의 요약]

본 발명의 새로운 회로는 잡음이 많은 전선을 통해 데이터 통신을 할 수 있게끔 제공된다. 이 회로에는 발신부와 수신부가 구비되어, 회선상의 다른 장소에 위치한 유사한 회로 상태에서 양방통신을 가능하게 한다. 송신/수신 특성을 지능적으로 제어할 수 있기 때문에, 계속적으로 변화하는 불리한 잡음상태, 왜곡 상태, 및 감쇠 상태하에서도 개선된 수신 및 송신을 가능하게 한다.

넓은 대역 기법을 사용하는 데이터 변조 캐리어가 제공되어, 각 주기에 있어서, 가능한 대역폭에 걸쳐 대체로 균일한 파우어를 가지는 파형을 창조하게 된다.

이렇게, 잡음, 왜곡 및 감쇠에 대한 감응도가 줄어드는데 그 이유는 신호 주파수 스펙트럼이 어떤 충격 잡음 신호보다 상당히 더 넓은 때문이며, 신호 주파수 스펙트럼이 어떤 충격 잡음 신호보다 상당히 더 넓은 때문이며, 신호 주파수 스펙트럼이 충분히 넓기 때문에 또한 주파수에 따른 감쇠현상이 실제로 감소되는 것이다.

수신기는 60Hz AC 전선전압과 같은 전선 신호상에 가압된 잡음이 함유되고, 왜곡되고, 변조된 캐리어 신호를 수납하는 수단을 구비한다. 이 수신기는 또한 사회선(dead line)을 통해서도 작동한다.

그 회선내에 신호가 존재하면, 적절한 필터 수단에 의하여 그 신호를 제거하고, 다만, 잡음이 함유되고, 왜곡되고, 변조된 캐리어 신호만을 남긴다. 선별적으로 제어된 저역 및 고역 필터들은 예정된 형태로 마이크로 컴퓨터 수단에 의해 발하여진 제어신호에 따라, 변조된 캐리어 신호에 작용한다. 특히 이 필터들은 AC 전선을 통해 전송할 때 발생하는 왜곡을 가능한한 동일화 시키는 필터배열체를 만들게끔 제어된다.

또한 필터링된 캐리어 신호를 불연속적 정보 비트로된 디지털 신호 또는 펄스 열로 전환시키는 수단이 구비된다. 그 결과 얻은 디지털 신호는 회복 되도록 소정의 지능(intelligence)을 담고있으며, 또한 상기 필터를 위시한 여러 가지 적응회로 제어수단의 제어용 구동신호역할을 한다. 로직회로는 인식가능한 데이터 패턴을 찾기 위하여 입력되는 디지털 신호를 조사하여, 각 새로운 정보비트중 최고의 에너지 함유 부위와 사실상 조화하게금 수신기 동기화를 확립한다. 이 로직 회로는 새로운 적응 필터제어 및 시호상 관계 수단을 결합시키며, 또한, 특수 에러 검출 및 에러교정 수단을 사용하여, 올바른 데이터 전송 프리엠블(preamble)을 찾고, 추적하고, 확인하고, 고정시켜서 본 발명에 의한 추후의 처리를 가능하게 한다.

본 발명에 의한 송신기는 송신할 정보를 담은 적절히 변조된 캐리어 신호를 발하게끔 배열된다. 이 전송되는 신호는 전송매체의 사용가능한 주파수 스펙트럼 전체에 사실상 걸쳐서 분포된 에너지 요소를 가진 넓은 대역 신호이다. 본 발명의 한 가지 특징에 대해 언급하면, 넓은 대역 송신기는 특유하게 피이드백 제어되어 있어서, 전송회선 상에서 변화하는 임피던스에 따라 전송된 강도를 적응성 있게 제어할 수 있는 것이다.

본 발명의 또 다른 특히 유리한 특징을 언급하면, ＂마스터(master)/슬레이브＂, ＂토큰버스(token bus)/토큰전달(token passing)＂, 및 기타 데이터 전송 제어 배열등을 위시한 여러 가지 네트워크 접근 모오드를 선별적으로 제공하게끔, 마이크로 컴퓨터가 구성되어 있는 것이다. 본 발명에 의한 장치는 호스트 장치와의 RS-232-C 인터페이스를 통하여 동기성의 또는 표준 동기성의 통신 기능내에서 선별적으로 운행 할 수 있다. 이러한 특징과 후술하는 구체적인 여러 가지 특징들은 LAN 적용에 유용한 PLC 장치를 제공하게 되며, 본 발명은 종전에 달성하지 못한 속도, 신뢰도, 다용성, 조작용이성 등을 경제적으로 달성할 수 있다.

전술한 간략한 설명에서 언급한 본 발명의 목적과 특징과 잇점들은 이하에서 설명의 목적으로만 제시한 본 발명의 실시예를 첨부도면을 참조하여, 상세히 설명함으로서, 더 분명히 이해될 수 있을 것이다.

[선호된 실시예의 상세한 설명]

제1도는 원격 프린터, 퍼스널 컴퓨터, 등과 같은 주변장치(46)에 AC 전력을 공급하는 전선(20)을 직접 거쳐, 데이터 신호를 수신하기 위한 파우어라인 통신(PLC)회로(10)의 일부를 도시한다.

별도의 데이터 와이어들은 본 발명에 의한 회로에 의해 제거된다 회로(10)는 회선(＂hot＂) 및 중성도선, 또는 접지 및 중성도선(도시 되어 있지 않음)에 선별적으로 연결시킬 수 있다. 한 실시예에 있어서 두쌍의 이용가능한 도선들 중 어느 것이 어느 순간에든 더 양호한 신호전송 특성을 가지는가에 따라, 즉, 어느 것이 왜곡이 적고, 데이터 반송신호에 대해 더 양호한 신호대 잡음비를 갖는가에 따라, 연결할 AC 도선 한쌍은 자동적으로 선택된다.

개스(gas) 튜브 서어지전압 흡수기와 같은 회선 서어지 보호기 (22)는 신호 회선에 걸쳐 적용할 수 있게 되어 있다. 선택된 도선, 즉, 이 경우에 있어서, 핫(hot) 도선 및 중성도선은 결합 변압기(24)의 1차 코일에 연결되며, 이 변압기는 AC 전선(20)에 의해 제공되는 60Hz AC 전압을 제거한다, 회선 신호 VH 및 VL는 결합 변압기(24)의 2차 코일 터미널로부터 취하게 되며, 이 신호들의 중요성에 대해서는, 본 발명의 송신기 부위의 피이드백 제어와 관련하여 아래에서 설명할 것이다.

과도(過度)전압 서프레서(suppressors)(26)는 변압기의 각 터미널, 즉 2차 코일 터미널과 접지 터미널 사이에 설치한다. 일차성 저역 필터링(28) 및 일차성 고역 필터링(30)은 공지의 필터사용에 의하여 수신 신호에 적용한다.

본 발명에 있어서, 전송 데이터로 사용되는 변조된 캐리어는 넓은 대열의 위상 시프트 키잉된(PSK)신호이며, 전체 사용 가능한 주파수 범위, 즉 약 100KHz와 500KHz 사이에 걸쳐 상당한 에너지 수준을 가진다. 100KHz이하에서는, 강력한 잡은 스파이크는 신뢰성 있는 전송이 어려울 정도로 간섭을 일으키게된다. 500KHz이상의 주파수에서 전송하게되면, AM방송 주파수 대역내로 에너지를 방사시키게 되는데, 이것은 FCC의 해당 규정을 위반하는 것이다.

따라서, 저역 및 고역 필터(28,30)들은 신호 주파수를 원하는 대역폭에 사실상 국한 시키는 것이다.

AC 전선이 아닌 신호 환경에 있어서는, 사용 가능한 주파수 스펙트럼의 정의는 달라질 것이며, 그 경우, 넓은 대역 데이터 신호는 그 특정 대역폭 내에서만 에너지를 갖게 된다.

필터링된 신호들은 예를들면 JFET 입력 OP amp.를 위시한 차동(差動) 증폭기(32)의 입력부에 공급되어, 보통 양상의 잡음이 제외된, 변조된 캐리어 신호(33)를 제공하게 된다. 이 신호(33)는 신호 조정을 이미 가했음에도 불구하고, 심하게 왜곡된 것이며, 상당한 잡음 요소를 포함하고 있을 것이다.

이렇게 하여, 2차성 저역 및 고역 필터(34,38)를 사용하여, 변조된 캐리어 신호(33)의 균일화 및 추가적 필터링 작업이 수행되며 이리하여 신빙성 있는 복조를 위시한, 추가적인 신호처리를 수행할 수 있게 한다. 매우 유용한 방식으로, 선별적으로 조정가능하며, 동일 요소치를 가지며, 2차성의 샐런키이(Sallen-Key) 필터들이 사용된다. 디지털 스위칭 제어(36)는 저역필터(34)의 감쇠 및 컷 오프 주파수를 선별적으로 조정하기 위하여 제공된다. 마찬가지로, 디지털 제어(40)는 고역필터(38)에 적용되어, 이하에서 상세히 설명하는 바와같이, 그 컷오프 주파수 및 감쇠 상태를 조정하게 된다.

적응 동일화 후에, 신호는 아날로식의 변조된 캐리어 형태로부터, 적절한 수단(42)에 의해 디지털 펄스신호(43)로 전환된다. 하나의 단순하고, 원가가 저렴한 실시예에 있어서는 캐리어 신호(41)를 2단계로 클립된 증폭을 수행하여, 전환을 완성하며, 곧 제2증폭기의 출력은 히스테리시스(hyteresis)를 사용하는 회로내에서 고속 비교기의 한입력부에 공급된다. 디지털 펄스신호(43)는 상기 비교기의 출력부에 제공된다. 또다른 실시예에 있어서, 더 긴 비트길이를 사용하는 A/D변환기를 이용하여 공지된 방식으로 처리 효율을 증진시킨다. 디지털 펄스(43)들은 로직 제어회로(44)에 공급되어, 동기화 검출 및 복조(독해)를 수행함으로서, 펄스열내에 들어있는 데이터를 회수하게 되는데, 이것에 관해서는 로직처리 회로의 여러 가지 특징과 관련하여, 더 설명할 것이다. 일단 정보가 독해된 데이터(45) 형태로 되면 이 정보는 본 발명의 PLC장치로부터, AC전선(20)에 연결된 주변기기(46)로 전달되며, 이렇게 하여, 전력공급 및 데이터 통신 이라는 두가지 목적을 위하여 전선(20)을 사용한다는 의도를 성취하는 것이다.

제2도를 간단히 참조하면, 유리하게 적응성 있게 제어된, 동일 요소치를 가진, 살렌-키이 필터부위가 도시되어 있다. 여러 가지 회로 요소의 선택 표준은 잘 알려져 있으나, 제2도의 배열은 이 필터 부위의 간쇠 효과와 컷 오프 주파수의 신속한 조정을 가능하게 한다.

먼저 저역부위를 보면, 저항기(R₂및 R₅,R₃및 R₆)들은 선별적으로 적용되어, 스위치(54 및 52)들에 의해 각각 필터의 컷 오프 주파수를 변경시키며, 여기서, 상기 스위치들은 CMOS 아날로그 스위치로 구성시킬 수 있다. 6개의 저항기(R₁-R₆)들은 이렇게 하여, 스위치 위치에 따라 4개의 상이한 주파수를 제공한다.

커패시터(C₁및 C₂)들은 통상적 방법으로 배열된다. JFET 입력 OP amp.를 포함하는 증폭기(50)의 피이드백 게인(gain)은 저항기(R₇-R₁₀)에 의해 제어된다. 저항기(R₈및 R₉)들 중 하나 또는 양자와 스위치(56 및 58)들을 각각 선별적으로 결합시킴으로서, 저역 감쇠 상태를 제어할 수 있게 된다. OP amp. 출력(37)은 곧 커패시터(C₃및 C₄)들을 통하여 고역부위 OP amp. (60)의 비역전환성 입력부에 공급된다. 저항기(R₁₁-R₁₆)들은 4가지 결합 방식중 한가지 방식으로 비역성 입력신호에 적용시킴으로서 스위치(66 및 68)들의 선별적 연결에 따라 여러 가지의 고역 컷 오프 주파수를 제공하게 된다. 감쇠 상태는 저역 부위와 유사한 방식으로 스위치(62 및 64)들을 통하여, 저항기(R₁₇-R₂₀)들에 의해 제공된 피이드백 게인을 변경시킴으로서, 제어하게 된다.

이 설명은 단순한 설명의 목적으로 의도된 것이며, 여러 가지로 뒤틀린 신호들을 동일화 시키고 필터 시키는 데에는 여러 가지 방법이 있다.

또한 스위칭이 용이한 저항기들을 더 추가하여 가능한 필터 세팅 결합수를 증가시킬 수 있다.

고도로 원상복고된 상태에 도달하고 그것을 유지하기 위해서 필터 특성을 선별적으로 제어하는 일은 로직 제어회로(44)에 의하여 다음과 같이 수행된다.

제3도를 참조하면, 제2도에 표시한 여러 가지 저항기들을 스위칭하기 위한 부호화된 제어신호가 여기에 도시되어 있으며, 이 방식은 다만 설명의 목적으로서만 제시한 것이라고 이해해야 할 것이다. 8비트(72)로 구성된 제어용 데이터 바이트(7)에 있어서, 각 비트(72)는 제2도의 CMOS 아날로그 스위치(52,54,56,62,64,66,68)들 중 하나에 해당한다. 하나의 비트가 로직치＂0＂을 가지게 되면, 곧 해당 아날로그 스위치는 닫혀지게 되며, 비트가 ＂1＂의 로직치를 나타내면, 그 해당 스위치는 열린다. 이렇게 하여 높은 비트 에러율 동기화 실패, 또는 기타 특정 상태로 표시되는 바와같이 PLC장치가 적절히 필터된 데이터를 수납하지 못하면, 로직 ＂1＂과 ＂0＂으로 구성된 상이한 시퀀스(다른 바이트)의 형태로 새로운 필터 명령을 발하여, 필터 특성을 변경하게 된다.

한가지 구성방법에 있어서는 5 내지 10밀리세컨드(초)정도의 예정된 기간동안 256개의 가능한 명령들 중 하나를 시도하게 되며, 이러한 시도는 동기화 록킹, 낮은 로우(row) 비트 에러율, 또는 기타 성능 표준에 의해 확인된 바에 따라, 만족한 데이터 수신이 이루어질때까지 계속된다.

로직 및 마이크로 프로세스 회로를 잠시 제쳐놓고, 본 발명의 송신부위로 돌아가서 제4도를 참조하면, 여기에는 송신부위가 부분적으로 개략적으로 도시되어 있다. 일반적으로 송신기는 로직 처리 회로에 의해 제공된 디지털 펄스열로 부터, 원하는 바의 파형을 창조해 내게끔 구성되어 있다.

본 송신기는 좁은 중간 대역폭에서도 신호를 상당히 감쇠시키지 않고, 예를들면 100KHz 내지 500KHz의 매우 넓은 주파수 스펙트럼에 걸쳐 만족스럽게 전송할 수 있는 잇점을 지닌다.

또한 본 송신기는 전송 매체내의 지배적 임피던스에 관계없이 그리고 임피던스가 변하는 경우에도 관계없이, 적절한 전압을 전송 매체에 가하게끔 특별히 만들어져 있다.

제4도를 보면, 퍼스널 컴퓨터와 같은 주변기기(46)는 데이터신호(80)를 제공하여 그 신호가 로직 제어회로(44)에 전송되어 부호화되게 할 수 있다. 본 발명의 도시된 현실시예에 있어서 로직 제어회로(44)는 두 개의 디지털 펄스열(82,84)을 공급하는데 이것은 궁극적으로 전송되는 파형의 정(正)의 부위 및 부(負)의 부위에 해당하는 것이다. 이 전압 파형은 제1도에 도시한 바와같이, 결합 변압기(24)의 2차 코일 터미널에 연결되어 전선(20)을 통해 전송될 수 있게 한다.

디지털 펄스열(82,84)들은 3상태 버퍼(86,88)의 조작을 제어할 수 있게끔 적용하여, 여러 가지 상이한 시점에서, 정, 부 및 영의 값을 갖는 원하는 파형을 창조할 목적으로 사용할 수 있다. 3상태 버퍼(86,88)들은 두가지 모오드, 즉 고도의 임피던스블록 및 낮은 임피던스 대지(ground) 통과용으로 조작할 수 있게 배열된다.

예를들면, 디지털 신호(82)가 정의 펄스치(+V)를 갖게되면, 버퍼(86)는 고도의 임피던스 블록으로서 역할을 하며, 이렇게 하여 저항기(R30)를 통과한후, 도선(89)상의 제어된 전압수준과 관련된 도선(91)에 전압신호를 제공하게 된다. 도선(89)의 중요성은 이하에서 더 설명할 것이다. 마찬가지로, 디지털 펄스신호(84)가 버퍼(88)를 고도의 임피던스 상태에 유지하게 되면, 전압신호는 저항기(R31)를 건저, 도선(89)으로부터 도선(93)에 공급될 수 있다. 디지털 펄스신호(82,84)가 영의 값을 가질때에는 각 버퍼(86,88)들은 매우 낮은 임피던스 통과상태와 비슷하게 되어, 도선(91 및 93)들 상의 전압을 영으로 떨어뜨리게 된다. 이렇게 하여, 여기서 알 수 있는 것은, 도선(91 및 93)들은 공지된 JFET 입력 OP amp.를 포함하는 차동 증폭기에 연결되기 때문에, 전압치 영을 중심으로 하는 정현파처럼, 정의 전압과 부의 전압 사이에서 변화하는 파형을 도선(95)상에 창조하게 된다.

본 발명의 방식에 의해 발생된 파형은 사실상 사용가능한 전체 스펙트럼에 해당하는 넓은 대역폭에 걸쳐 에너지를 갖게된다.

이렇게 각 단일 반송 주기에 대하여 이러한 원하는 파형을 발생시키는 것이 필요하다. 사용한 동기화 회로의 복잡성에 다라, 정보 비트 간격은 길이로 보아 사실상 하나 또는 그 이상의 캐리어 주기가 된다.

매 비트 간격에 대하여 더 적은 캐리어 주기수가 해당하는 경우에는 더 넓은 신호 대역폭이 제공되며, 매 비트 간격에 대하여 하나의 캐리어 주기가 사용되는 경우에는 가장 넓은 대역폭이 제공된다. 그러나 매 비트마다 두 개의 캐리어 주기를 사용하는 경우에는 동기화의 복잡성은 적정 수준이라기 보다는 오히려 상당히 더 감소된다.

공지의 푸리어 분석기법을 사용하여 캐리어의 한 주기를 그 주파수스펙트럼에 그려넣을 수 있다. 그러나 실제로 파형을 합성하기 위해서는, 캐리어 주기는 여러개의 불연속적인 시브인터벌(예를들면, 16개)로 나눌 수 있으며, 각 서브인터벌은 가령 3개의 전압이라 든가하는 n개의 독립적 값을 가질 수 있다. 또한, 비 대칭적인 파형보다 더 양호한 전송특성을 보여준다.

가령 비대칭적 파형에 대하여 16개의 서브 인터벌을 사용하고, 3개의 레벨을 가진 패턴을 원할 경우에는 파우어 스펙트럼은 8-요소 벡터의 함수가 되며, 상기 각요소는 3개의 값으로부터 선택하게 된다. 이것은 여러 가지 상이한 파우어 스펙트럼을 가진 파형의 가능한 수를 일정수로 한정시키며, 이 파형들을 찾아보는 것이 가능하다. 해당 FCC 규정, 의도된 대역폭에 걸쳐 파우어 분포, 및 설치된 회로들의 성능등을 위시한 여러 가지 기준에 의거하여, 한 파형을 상기 집단으로부터 선택하게 된다. 만족스럽다고 판명된 한가지 특정 파형이 제9a도에 도시되어 있으며, 제9(B)도는 그 관련 파우어 스펙트럼을 도시한다.

제9a도를 간단히 참조하면, 하나의 유용한 파형(200)이 도시되어 있는데, 이 파형은 16개의 펄스를 포함하는 비 대칭적 패턴으로 구성되어 있다. 파형(200)은 전술한 여러 가지 가능한 파형들 중의 한가지에 불과하다. 각 펄스는(+),(-) 또는 (0), (202,206,204)중의 한가지 값을 가진다. 본 발명의 한가지 특정 실시예에 있어서, 각 펄스 간격은 그 길이가 약 250 나노초(ns)이다. 이 파형은 전술한 바와 같이 3상태 버퍼(86,88)들을 조정함으로서 발생시킨다.

제9b도는 제9a도의 파형(200)의 파우어 스펙트럼(210)을 도시한다. 파형(200)은 일반적으로 알려진 바와같이, 푸리어 분석법을 사용하여 파우어 대 주파수 스펙트럼내로 그려 넣게 된다. 도시된 바와같이 실제 파우어는 유용한 주파수 대역폭 즉 100KHz 이상 및 AM 주파수 대역이하에 걸쳐 대체로 균일하게 분포된다. 이 파우어에 대한 FCC외부설계 제한 이하에 해당한다. 이 파형은 다만 설명의 목적으로 의도된 것이며, 그렇게 이해해야 할 것이고, 다른 파형들도 원하는 설계 표준을 충족시킬 수가 있는 것이다.

파우어 증폭을 수행하기 이전에 신호를 필터링시켜서, 파우어가 의도된 주파수 대역폭 밖으로 방사되지 않게끔 보장해야 한다. 이러한 외부적 전송은 다른 곳에서 더 유용하게 사용할 수 있는 에너지를 소비하며, 또 방사전송 주파수에 대한 FCC제한을 위배할 수 있는 것이다.

따라서, 도선(95)상의 파형은 1차성 저역 및 고역 필터(92)를 거치게 하며, 후에 게인 제어기(94)를 거치게 한다. 사용한 이 특정 기법은 통상적인 것이다. 유니티-게인(unity-gain), 살렌-키이, 2차성 저역필터와 같은 2차성 저역필터(96)도 또한 사용할 수 있다.

마지막으로, 파우어 증폭기(98)가 제공되는데, 이것은 일반적 형태의 피이드백 증폭기에 있어서, 전압 제어형 전압원(VCVS)이며, 이것은 잡음감소, 저주파 왜곡감소, 저 위상 왜곡 감소등의 유익한 특징을 가진다. 제7도에 도시한 송신기 파우어 증폭부의 특정 실시예에 있어서, OP amp. (130)의 출력을 사용하여, 통상의 에미터 배열된 달링틴 트랜지스터(132,134)의 베이스에 신호를 공급한다. 증폭기 피이드백 제어는 직렬 저항기(R₅₀)를 통하여 커패시터(C₁₀)와 병렬로, 그리고, 직렬 저항기(R₅₁)를 통하여 이루어지며, 상기 제어는 OP amp. (130)의 역변환 입력부에 적용되며, 이 OP amp. (130)도 역시 JFET장치로 된다. OP amp. 출력은 저항기 (R₀)를 통하여 1N 400ls와 같은 일정수의 이 경우 다섯 개의 느린 정류기 다이오드(D₃-D₆)에 공급하게 된다. 느린 다이오드(D₃-D₆)들은 교차성 왜곡을 제거하는데 도움을 주며, 달링틴 트랜지스터(132,134)들을 위한 하부 바이어스 전류의 사용을 가능하게 한다. 다이오드 네트워크는 저항기(R₅₃및 R₅₄)에 의해서 바이어스 된다.

트랜지스터(132)의 콜렉터 대 베이스 전압강하는, 전압(-V₃)(-15볼트로할 수 있음)을 콜렉터에 직접 가함으로서 달성한다. 도시한 바와같이 콜렉터는 커패시터(C₁₂)를 통하여 접지되어 있다. 트랜지스터(134)는 마찬가지로 전압(+V₃)을 콜렉터에 직접 가함으로서 전류공급이 이루어지며, 이 콜렉터는 결합 커패시터(C₁₃)를 통하여 접지된다.

트랜지스터(132 및 134)의 에미터 전압은 저항기 (R₅₅및 R₅₆)들을 각각 통하여, 그리고 저항기 (R₅₆)를 통하여 출력부(VH)에 가해진다.

아날로그 스위치(도시되어 있지 않음)들은 OP amp. (130)를 바이패스 시키기 위하여 사용되며, 또 트랜지스터가 작동하지 않은 때에는 공급 전압(+ 및 -의 V₃)으로부터 트랜지스터 베이스를 격리시키기 위하여 사용된다. 이러한 상황하에서, VH에 나타나는 라인 전압은 직렬 연결된 저항기(R₅₇,R₆₈)들을 거치고 또 커패서터(C₁₄및 C₁₅)들을 거쳐 양 트랜지스터 베이스에 커패시터를 이용한 방식에 의하여 연결된다 이러한 구성은 유리하게도, 트랜지스터 베이스 전압이 VH와 더불어 부동(溥動)하게 함으로서, 트랜지스터(132,134)들이 OFF상태로 조용히 남아있게 보장한다.

위에서 언급한 바와같이, 송신기는 라인 임피던스의 변환에도 불구하고 전선(20)에 적당한 전압수준을 가하여 주게끔 구성되어 있다. 이것은 아직 설명하지 않은 제4도의 회로를 참조하며, 설명할 것이다. VH에서의 변조된 파형은 결합변압기(24)의 2차 코일 단말에 가해진다.

VL은 제1도에 도시한 바와같이 2차 코일의 다른 쪽 단말에 연결된다. VL은 또한 저항기(R₃₃)와 병렬로 연결된 커패시터(C_e)에 연결된다. 저항기(R₃₂)의 아래쪽에 있는 전압(101)은 접지된 저항기(R₃₃)에 가해진다. 이렇게 101번으로 지적한 바와같이 저항기(R₃₃)에 걸친 전압 강하는 VH에서 송신기에 의해 전선에 가해진 전압과 관련이 있다.

송신된 신호에 대하여, 어느 특정 전압의 범위가 적정한 것이라고 정의할 수 있기 때문에, 검출된 전압(101)은 3상태 버퍼(86 및 88)에 의해 제공되는 본래의 신호수준을 제어하기 위해 사용할 수 있다. 이 피이드 백 제어를 수행하기 위한 한가지 구성이 제4도에 암시되어 있다. 전압(101)은 1차성 고역 필터(102)에 가하여, 관심사가 되지 않는 주파수 대역내의 불필요한 신호를 제거하게 한다. 평균송신 파우어와 관련된 제어신호를 결정하기 위한 수단(114)이 또한 구비된다. 단순화를 위하여 반파 정류기(104)는 검출된 파우어 전체를 소거시키는 부(-)의 신호부위를 소거시키기 위하여 사용되며, 검출된 신호는 총 송신전력의 반에 해당하는 것이라 이해될 수 있다. 이 정류된 신호는 마이크로 컴퓨터 제어(108)를 받는 시간상수 회로(106)에 공급되어, 피이드백 루프의 시간 반응을 조정하며, 전송이 처음 시작될 때에는 반응이 빠르고, 전송이 계속함에 따라 반응이 느려진다. 이러한 사실은 장시간 동안 부적절한 수준에서 증폭기가 작동하는 것을 방지한다. 곧 공지의 필터로 구성된 1차성 저역필터(110)에 의해 평균 파우어 수준이 제공된다.

검출된 평균 파우어는 송신기 전압제어회로(112)에 가해지며, 이 회로는 증폭 되지 않은 신호전압 수준을 저항기(R₃₀및 R₃₁)를 통하여 도선(91 및 93)에 각각 제공하게 된다.

송신기 전압제어회로(112)는 입력 전압의 함수로서의 일정전압 출력을 제공할 수 있는한 어떤 구성으로도 가능하다. 이러한 한가지 함수곡선이 다만 예시의 목적으로 제6도에 도시되어 있으며, 제어회로(112)의 곡선(126)은 평균 송신 파우어의 함수인 출력전압(Vout)으로서 나타나 있다. 일정수준(132)의 위에 해당하는 평균 파우어에 있어서 출력전압은 제1수준에 고정되어 있다.

또 다른 일정수준(130)의 이하에 해당하는 검출된 평균 파우어에 있어서, 출력전압은 Vmax를 이루고 있다. 두 개의 수준(130 및 132)의 사이에 해당하는 구간에 있어서는, 출력전압은 Vmax로부터 Vmin으로 단순 감소한다. 이 함수는 제5도에 도시한 제어회로(112)에 의해서 제공된 것이다. 보통의 경우와 같이, 저항기(R₄₀-R₄₄)들과 JFET 입력 OP amp(120,122)를 포함하는 부의 피이드백 증폭기들은 직렬로 연결되며, 제1 OP amp.(120)의 출력은 제2 OP amp.(122)의 역변환 입력부에 가해진다. OP amp.(120,122)둘 사이의 한 점에서, 전압은 스위칭 다이오드(D₁및 D₂)들에 의해 클립(clip)시켜지고, 다이오드(D₁)는 접지시키며, 다른 다이오드(D₂)에는 전압(V₁)을 가하는데, 이 전압(V₁)은 편의상 저항기 (R₄)를 통하여 제1 OP amp.(120)의 역변환 입력부에 공급된 전압과 동일하게 한다. 전압(V₁)은 예를들어 3.3볼트로 할 수 있다.

제2 OP amp.(122)의 비역변환 입력부는 가해진 전압(V₂)을 수납하는데, 이 전압(V₂)은 Vmin과 동일한 것인데, 예를들면 2.76볼트로 할 수 있다. 이렇게 OP amp.(122)의 역변환 입력 전압이 부위 값에서 영으로 변화함에 따라 Vout는 증가한다. 이와같은 방식으로 전송된 파우어는 검출된 전압(119)의 변화에 따라, 피이드백 제어될 수 있다.

이 제어 방식의 특징으로서는 C₈, R₃₃및 R₅₈에 대한 구성요소치들을 특별히 선택하여, 주변기기의 라인 코오드의 인덕턴스와 직렬로 결합한 적절한 송신기 조작을 하게 할 수 있으며, 이것은 전송매체의 임피던스가 너무 낮아서 단락회로를 거의 형성하는 경우에도 마찬가지이다. 이 임피던스는 물로 커패시터형, 저항회로형, 인덕턴스형, 또는 이 3자의 조합으로 이루어진다.

최저 임피던스가 형성되는 경우는 1∼2옴의 저항, 약 0.2마이크로패러드의 커패시턴트(퍼스널 컴퓨터의 FCC에 의해 요구되는 필터에 의해 발생한 라인측 커패시턴트), 및 대략 1∼2마이크로 헨리의 인덕턴스가 존재할 경우이다.

이하에 나열한 것은 전술한 본 발명에 한 실시예에 대한 구성요소치의 표이다. (별달리 표하지 않는한 저항은 ＂옴＂, 커패시턴스는 ＂피코패러드＂로 나타낸것임).

커패시터

C₁: 720

C₂: 180

C₃, C₄: 330

C₆: 180

C₈: 0.5마이크로 패러드

C₁₀: 100

C₁₂, C₁₃: 10마이크로 패러드

C₁₄, C₁₅: 10나노패러드

저항기

R₁, R₄: 1.10K

R₂, R₃, R₅, R₆: 5.76K

R₇, R₈, R₉, R₁₀: 5.76K

R₁₁, R₁₃: 2.43K

R₁₂: 3.74K

R₁₄, R₂₆: 9.76K

R₁₅: 15.0K

R₁₇, R₁₈: 9.76K

R₁₉, R₂₀: 9.76K

R₃₀, R₃₁: 887

R₃₂: 10

R₃₃: 2.7

R₄₀: 34.8K

R₄₁: 40.2K

R₄₂: 2K

R₄₃: 52.3K

R₄₄: 34.8K

R₅₀: 150

R₅₂: 620

R₅₃, R₅₄: 15.0K

R₅₀, R₅₆: 1.2

R₅₇: 2K

R₅₈: 2.7

데이터 통신을 적절히 수신하고 해독하기 위해서는, 수신기 부위는 캐리어 신호 위상을 찾아 그 위상과 동기화 시켜 고정시켜야 한다.

수신된 신호와 알려져 있는 예정된 신호와 비교시켜 잡음이 아닌 정보 비트를 식별할 수 있는 수단이 구비된다. 일반적으로, 수신된 신호는 알려진 기준치와 반복적으로 비교되며, 이 일은 그 두 패턴 사이에 일정한 수준의 상관관계가 존재한다는 것이 판명 될 때까지 계속된다. 여기서 특기할 것은, 상관계를 적절히 검사할 수 있게 하기 위해서는 모든 송신기와 모든 수신기 사이에 거의 유사한 송신속도와 수신속도가 유지되지 않으면 안된다.

본 발명의 한 실시예에 있어서, 각 회로에는 펄스 타이밍 기준치로서 수정진동자가 구비되어 있다. 100만 분지 100부분 정도의 정확도를 가진 수정은 쉽게 구입할 수 있기 때문에 예를들어 4.3008 메가 Hz의 주파수를 가진 수정을 사용하면, 선행 기술에서의 데이터 신호 주파수 추적 필요성은 완전히 제거된다.

데이터 수신호가 송신을 하지 않을 때에는 수신기는 유효상태에 있게 된다. 그러나 송신이 시작된 경우에는 수신기는 전선을 통하여 오는 신호들을 청취할 것이다. 수신기가 신호를 포착하여 확인할 수 있게끔, 일련의 특수 정보 비트를 제공할 수 있다.

위상시프트 키잉이된 캐리어에 있어서 로직＂1＂과 로직＂0＂은 동등하나 역전된 파형을 취한다.

이렇게 하여, 충분히 높은 상관관계 카운팅(counting)의 부호를 갑자기 변경시킴으로서, 상기 일련의 특수 정보비트를 부분적으로 식별할 수 있다.

서어치/확인 방법에 관해서는 제10도 및 제8도와 관련하여 설명할 것이다. 제8도를 간단히 참조하면, 여기에는 서어치 방법에 관한 다소의 세부사항이 도시되어 있다. 본 발명의 한 실시예에 있어서, 데이터 비트 주기(402)는 두 개의 순차적 캐리어(404)와 동일하며, 여기서 이것은 왜곡 없는 완전한 정현파로서 나타난다. 여기서 이해할 수 있는 것은, 실제 파형은 심하게 왜곡되어 있으며, 사실상, 최대 에너지 부위는 분명히 표시한 파형 구간인 것이다. 캐리어 주기(404)를 16개의 구간으로 분할하면 8-구간 부위(408)가, 최대 에너지 함량을 가진 파형의 구간상에 창조된다. 신호의 이 부위는 8-구간 부위상에 계단식 파형(410)에 의해 개략치가 주어지며, 또한 본 발명에 의한 상관관계의 기준치로서 사용되는 것이 바로 이 계단식 구간(410)이다.

8-구간 상관관계에 대한 그 결과 얻는 카운팅은 -8에서 +8의 범위에 들며, 후자는 완전한 상관관계를 대표하며, 전자는 완전하나 역전된 파형을 대표한다.

제10도를 참조하면, 여기에는 파우어라인 통신 동기화 방법에 대한 스테이트(state)다이아 그램이 도시되어 있다. 이 스테이트 다이아그램은 공지의 방법을 사용하며, 고전적인 한정성 스테이트 기계를 위시한 로직회로로 구성된다.

전송 매체내에 신호가 나타나면, 이 신호는 이미 알려진 참조 신호 구간과 상관 지어진다. 이 실시예에 있어서 사용자 데이터 메시지 앞에는 비트들의 시퀀스를 선행하는데, 예를들면 7개의 ＂0＂뒤에 하나의 ＂1＂이 따라오며, 그 뒤에는 기호(signature)바이트가 뒤따라오는데, 이 기호 바이트는 상기 7개의 ＂0＂ 뒤에 하나의 ＂1＂이 뒤따라오는 시퀀스, 또는 그 반대, 즉 7개의 ＂1＂ 뒤에 하나의 ＂0＂이 뒤따라오는 시퀀스와는 가능한한 관련이 없도록 만든다.

상관관계 카운팅은 초기 스테이트(301)에서 얻어진다.

완전한 상관관계가 발견될 경우에는 (C=+8), 7개의 ＂0＂시퀀스의 시작의 위치가 발견된 것이 가능한 일이며, 따라서 제어기능은 다음 스테이트(303)로 이동하여 확인 작업을 시작한다. 시간상, 이전의 상관관계 카운트에서 이동한 점에서, 새로운 상관관계 카운트를 얻게 되는데, 이것은 다음 예상된 신호속에 기준 구간이 존재하는 가를 시험하기 위한 것이다.

상기 이동은 반대 부호와 상관지어지는 파형의 8-구간 세그먼트를 스킵핑(skipping)하는 것에 해당한다. 완전한 상관관계를 발견하지 못하면(C가 +8보다 적은 경우), 스테이트(301)에서 또 다른 카운트를 수행하게 된다.

본 발명에 있어서, 이 과정은 마이크로 컴퓨터로서 청취감시 한다.

여러번의 상관관계 카운트가 실패로 끝난다면, 제3도 및 제4도와 관련하여 설명한 바와같이, 시스템은 새로운 명령 바이트(70)를 발하여, 수신기 필터 작업을 선별적으로 변경한다.

이 일반적 패턴은 이하에서 설명한 바와같이 계속한다.

제2의 스테이트(303)에서, 충분한 상관관계 카운트가 이루어지면, 제어기능은 다음 스테이트(305)로 상승된다. 이 이후부터는, 상관관계의 충족성은 카운트가 +6과 동일하거나 또는 그 이상임을 의미한다. 여기서 분명한 것은 전술한 것은 동기화 방법의 한가지 특정 실시예에 불과하며, 다른 여러 가지 방식도 가능하다는 것이다.

스테이트(303)에서 카운트가 충분치 못한 경우에는 (C가 +6보다 적거나 또는 부호가 잘못된 경우), 제어기능은 제1스테이트(301)로 낙하 복귀한다.(적절한 부호는 과정의 시초에 결정하지 않으면 안된다). 이 방식은 스테이트(309)가 이루어질때까지, 다음 두 개의 스테이트(305,307)를 통하여 동일하게 계속한다. 스테이트(309)가 이루어지는 것은 성공적인 상관관계가 4번 이루어 졌었다는 것을 의미하며, 이 시점에서는, ＂0＂들의 뒤에 ＂1＂이 따라오는 시퀀스가 실제로 수신되고 있다는 사실에 대한 다소의 확신이 서게된다.

성공적인 상관관계 카운트가 얻어지고 있는한, 스테이트(309)는 유지된다. 이제 시스템은 반대부호를 가진 충분히 고도의 카운트를 기다리게 되며, 상기 반대부호는 예정된 패턴의 마지막을 의미하며 이 시점에서, 스테이트(311)에 도달하게 된다. 이 대기 기간 중 만약 불충분한 카운트를 얻게되면 (C가 +6 이하인 경우), 또 다른 중간대기 스테이트(315)가 이루어진다. 다음의 순차적인 상관관계 카운트를 수행한 다음에는, 제어기능은 이전의 대기 스테이트(309)로 복귀하거나, 또는 낮은 확신 수준의 대기 스테이트(317)로 낙하하든가 한다(그 이유는 두 개의 나뿐 카운트가 연속적으로 발생하여, 그 비트 시퀀스는 사실상 잡음에 불과하다는 것을 가리키기 때문이다.)스테이트(317 또는 315)들 중 하나로부터, 양호한 상관관계가 이루어지면, 확신 수준을 다시 대기 스테이트(309)쪽으로 상승시킬 것이다.

스테이트(317)에 있는 동안 불충분한 카운트가 발생하면(C가 +6 이하이면), 초기 스테이트(301)에서 조작을 다시 시작하게 한다. (3번의 연속적인 불량 카운트를 얻게되면, 잡음이 수납되고 있음을 시사하는 것이다).

스테이트(309,315 및 317)들 중 하나로부터, 반대 부호를 가진 충분히 고도의 상관관계 카운트를 얻게되면, 제어기능이 스테이트(311 및 313)들 중 하나로 상승하게 된다. 이들 스테이트 중 어느 하나에 있는 동안, 다음 연속적인 상관관계 카운트가 불충분성을 띄게 되면(C가 +4 이하이면, 그 특수비트 시퀀스를 다시 포착할 목적으로, 조작은 305 도는 303의 수준으로 낙하복귀한다. 스테이트(311 또는 313)에 있는 동안, 카운트가 충분성을 보이면(C가 반복적으로 4이상이고, 또 부호가 반대이면), 고도의 확신 스테이트(321)가 도달한다. 이 시점에서 최종 상관관계 카운트가 다음 16개의 즉시 따라오는 구간에 대하여, 즉 하나의 완전한 캐리어 주기에 대하여 수행된다. 4-비트 카운터를 사용하는 경우에 있어서, 분명한 것은, 얻은 값은 +8보다 높이 올라갈 수도 없고 -8이하로 내려갈 수도 없다는 것이다. 이러한 방식을 사용할 경우, -8보다 양호한 상관관계 카운트가 수행되는 모든 경우에는(이 경우는 가능성의 4분지 3을 포함하게 되는데 그 이유는 실제의 -10은 상하식 카운터의 비트 제한으로 인하여 -8로서 판독될 것이기 때문임), 로직 제어기능이 데이터를 마이크로 컴퓨터에 쏟어 넣기 시작하게 된다. 카운트가 -8이 되는(즉 -8에서 -16까지의 모든 경우를 뜻함)매우 드문 경우에 있어서는, 전체과정은 중지되며, 스테이트(301)에서 다시 시작하지 않으면 안된다.

여기서 특기할 것은, 수신기 동기화는 시간상 송신된 비트 인터벌실제 시작시간으로부터 이동하게 된다는 것이다. 이것은 송신 파형과 복조 기준파형을 올바르게 선택함으로서 가능하게 된다. 이 사실은 본 발명에 의한 PLC시스템이 여러 가지의 라인 특성에 존재하에서도 성공적으로 동기화할 수 있다는 중요한 잇점을 얻는데는 공헌한다.

데이터 비트가 수신되고 있다는 것이 확시되면, 네트워트 접근제어기능은 전술한 바와같이 마이크로 컴퓨터로 이전된다. 근거리지역 네트워크(LAN)에 사용되는 특수 데이터 링크 통신 기능이 알려져 있으나, 이러한 통신 기능들은 일반적으로 충분히 완전한 것이 되지 못하기 때문에, 에러도가 높은 매체를 통하여 데이터를 정확하게 교신할 수가 없는 것이다. 예를들면 데이터는 패키트(packets)형식으로 송신할 수 있으며, 각 패키트에는 매우 많은 수의 바이트들이 담겨 있게하는 것이다. CRC와 같은 에러 점검수단을 패키트의 끝에 첨가할 수 있다.

그러나 전선을 통하여 송신할 때, 에러의 확률이 매우 높기 때문에 공지의 에러점검 방법은 그 가치가 매우 적다. 이렇게 하여 패키트들은 유리하게 분할할 수 있으며 더 작은 프레임으로 재구성시킬 수 있는데, 그 이유는 에러 프레임을 수신할 확률은 패키트 내의 에러 바이트를 수신할 확률 보다 적기 때문이다.

더 작은 규모의 프레임을 사용하는데서 얻는 또 하나의 잇점은 다음과 같은 것이다. 즉 에러검출 기법과 결합하여, 여러 가지 에러 검출 기법과 결합하여 여러 가지 에러교정 기법을 사용함으로서, 극히 신뢰도가 높은 데이터 링크를 제공하는 것이 가능하게 된다.

특히, 전송된 바이트 내의 모든 단일 비트 에러들에 대하여, 그리고 또 모든 2비트 버어스트(burst)에러에 대하여 교정을 가능하게 하는 것은 바람직할 일이다.

이러한 목적을 달성하기 위한 에러교정코오드/에러검출코오드를 제공할 수 있다.

한 예로서, 8비트 된 1바아트의 전송이 필요하다고 가정한다. 에러교정을 수행하기 위해서, 한번에 반 바아트를 엔 코오드할 수 있는 8/4코오드를 구비시켜 4비트를 16개의 가능한 8-비트 코오드 위드들 중 하나속에 매핑시킨다. 이 코오드워드는 전송되며, 256바이트의 길이로 구성된 (2⁸의 가능성) 해독표를 참조하여 해독한다.

에러가 들어있는 모든 코오드 워드들은 16개의 ＂실제＂코오드 워드들 중 하나로서 발생하였다고 가정하며, 즉 16개의 실제 코오드 워드들과 240개의 가짜 코오드 워드들 사이에 어떤 일치성을 설정하는 것이다.

매우 심각한 에러, 즉 스트램블드(scrambled)코오드 워드 바이트가 수신되고 해독된 다른 ＂실제＂코오드 워드를 닮는 경우에는 이러한 에러는 에러 검출 코오드를 첨가하는 방식에 의하여 취급한다.

본래의 데이터 바이트는 8비트로된 해당 edc바이트에 매핑(mapping)시킨다. 이 edc바이트는 곧 분할 시키며, 각 4개의 전송된 에러교정 코오드된 바이트를 필요로하기 때문에 여기서 설명하고 있는 이 특정 실시예는 비교적 비효율적인 것이 된다. 즉 상기 에러교정 코오드된 바이트는 데이터 바이트의 첫 4비트에 대하여 데이터 바이트의 마지막 4비트에 대하여, edc바이트의 첫 4비트에 대하여, 그리고 edc바이트의 마지막 4비트에 대하여 필요한 것이다. edc바이트를 재구성시킬 때에는 그리고 모든 것이 잘되어갈 경우에는, 본래 데이터 바이트에 해당하는 것속에 매팽시켜 넣는다. 그렇지 않을 경우에는 심각한 에러가 발생할 것이며, 재 전송을 요청하게 된다. 이 것들을 데이터 링크통 신규약을 실천함에 있어서, PLC시스템이 취급하여야 할 많은 내용중 몇가지에 해당한다.

전술한 바와 같이 본 발명은 새로운 파우어 라인 통신 시스템을 제공하며, 이 시스템을 제공하며, 이 시스템은 종전의 공지된 PLC시스템에 비해서는 대단히 크게 개선된 신뢰도와 높은 데이터 전송 속도를 가진다. 이 기술분야에 숙달된 사람들에게는 분명한 일이겠거니와 본 발명의 정신과 범위에서 이탈 함이 없이, 단지 도시된 것이 의해 상세히 설명한 실시예는 대하여 수많은 변경과 수정과 첨가를 할 수 있을 것이다.

예를들면, 디지털 기술이 계속 발전함에 따라, 필터 작업과 동일화 작업은 전술한 바와같은 통상의 저항-커패시턴스로 수행하는 대신에, 순수한 디지털장치로서 수행할 수가 있을 것인데 이렇게 하면 더 경제적이 될 것이다. 파형형성은 어떤 점에서, 또한 디지털 장치로서 경제적으로 수행할 수 있을 것이다.

그러나 현재에 있어서, 여기에 발표한대로 본 발명에 의한 시스템을 제조하고 판매하면, 다른 공지의 시스템들에 비하여 그 가격차에 있어서 상당한 정도로 더 저렴하게 될 것이다.

본 시스템은 근거리지역 네트워크(LAN)구성에 사용가능하게끔 특히 적합화 시킨것이며, 신속하고, 신뢰성 있는 네트워크 접근과 전송매체에 대한 제어를 가능하게 하며, 통신 및 제어의 토큰버스/토큰전달 모오드에 있어서나 또는 마스터 슬레이브 모오드, 또는 분포된 마스터 모오드에 있어서, 상기 사실이 해당된다.

본 발명은 다만 첨부한 청구범위에 의하여 제한을 받을 것이다.

Claims

최소한 제1도선과 제2도선을 구비한 회선을 통하여 제1위치와 제2위치 사이에서 데이터 신호를 교신하기 위한 데이터 통신 시스템으로서, 상기 시스템은 그 각위치에, 예정된 주파수 대역폭에 걸쳐 사실상 균일하게 분포된 파우어를 가진 넓은 대역의 수신신호를 상기 회선으로부터 유도하기 위한 수단(28,30): 상기 수신신호의 왜곡 및 잡음 성분을 감소하도록 넓은 대역의 상기 수신신호를 적합하게 필터링함으로서 상기 수신 신호가 사실상 동일하되게 하기 위한 제1제어신호에 응답하는 수단(34,38): 상기 사실상 동일화된 수신 신호를 2진식 비트의 직렬 출력 스트림(stream)으로 전환시키기 위한 수단(42): 상기 2진식 비트의 시트림내에 있는 각 연속적인 다수의 수신비트 집단과 다수의 상이한 상대적 위상에서의 기준신호와를 비교하기 위한 수단: 상기 각 비트 집단과 상기 기준 신호사이의 상관관계 정도를 나타내는 여러개의 카운트 값을 발생시키기 위하여 상기 비교수단에 응답하는 수단: 카운트 값의 예정된 패턴과 비트의 직렬집단의 카운트 값이 부합하는지를 식별하는 수단: 예정된 일정시간동안 카운트 값의 부합 직렬이 없는 것에 응답하여 상기 제1제어 신호를 발생시키기 위한 수단으로 구성되는 데이터 통신 시스템.
제1항에 있어서, 상기 시스템이 2진식 비트들의 주기적 직렬 입력 스트림을 예정된 주파수 대역폭에 거쳐 사실상 균일하게 분포된 파우어를 가진 넓은 대역 송신신호로 전환시키기 위한 수단: 상기 회선의 임피던스를 감지하기 위한 수단(86,88): 및 손상으로부터 상기 적응수단을 보호하기 위하여 상기 제1파우어 수준을 제2파우어 수준으로 조정하는 수단(106)에 대한 상기 감지수단에 응답하는 수단으로 더 구성되는 것을 특징으로 하는 데이터 통신 시스템.
제2항에 있어서, 상기 조정수단(106)은 상기 넓은 대역의 송신신호가 송신의 시작은 신속히 하며, 송신이 계속되는 동안은 보다 천천히 상기 신호 인가 수단을 조정하는 것을 특징으로 하는 데이터 통신 시스템.