KR920001574B1

KR920001574B1 - 전송선로를 통해 전송되는 신호의 에러 검출 방법 및 시스템

Info

Publication number: KR920001574B1
Application number: KR1019890700166A
Authority: KR
Inventors: 고이찌 오까모도; 고우스께 니시무라; 가즈요시 미야자와; 가즈히꼬 엔도; 다모쓰 미구니
Original assignee: 후지쓰 가부시끼가이샤; 야마모도 다꾸마
Priority date: 1987-05-29
Filing date: 1988-05-26
Publication date: 1992-02-18
Also published as: AU1796988A; AU593745B2; US4939732A; EP0315699A1; WO1988009590A1; EP0315699B1; DE3888091D1; DE3888091T2; KR890702359A

Abstract

내용 없음.

Description

[발명의 명칭]

전송선로를 통해 전송되는 신호의 에러 검출 방법 및 시스템

[도면의 간단한 설명]

제1도는 데이터 처리 시스템내의 채널장치와 IO장치를 연결하는 인터페이스 선로를 나타내기 위한 개통도.

제2도는 정보신호에 대한 종래의 기술에서 CRC체크의 대상인 프레임의 구성도.

제3a도는 더미코드들을 세팅하는 프레임내의 신호전송 단위를 나타내기 위한 도면.

제3b도는 제어신호를 세팅하는 신호전송 단위를 나타내기 위한 도면.

제3c도는 1-바이트 데이터신호를 세팅하는 신호전송 단위를 나타내는 도면.

제3d도는 2-바이트 데이터신호를 세팅하는 신호전송 단위를 나타내는 도면.

제4도는 본 발명에서 정보신호에 대한 CRC체킹 대상들이 도시된 프레임의 구성도.

제5도는 본 발명의 제1실시예에서 프레임헤더의 구성도.

제6도는 본 발명의 제2실시예에서 프레임헤더의 구성도.

제7도는 종래의 송신회로용 개통도.

제8도는 종래의 수신회로용 개통도.

제9도는 종래의 수신회로에서 종래의 CRC장치용 개통도.

제10도는 종래의 수신회로에서 종래의 CRC장치용 개통도.

제11도는 본 발명의 제1실시예에 의한 송신회로용 개통도.

제12도는 본 발명의 제2실시예에 의한 송신회로용 개통도.

제13도는 본 발명의 제1 및 제2실시예에 의한 송신회로에서 본 발명을 실시하는 CRC장치용 개통도.

제14도는 본 발명의 제1 및 제2실시예에 의한 수신회로에서 본 발명을 실시하는 CRC장치용 개통도.

제15도는 본 발명의 제2실시예에 의한 송신회로용 개통도.

제16도는 본 발명의 제2실시예에 의한 수신회로용 개통도.

[발명의 상세한 설명]

[기술분야]

본 발명은 데이터 처리 시스템에서 전송 선로를 통해 직렬 전송형태로 전송되는 정보신호에서 발생하는 에러검출에 관한 것이다.

데이터 처리 시스템은 컴퓨터, 메모리 및 기타 데이터 처리장치를 통합시킨 시스템으로 채널장치와 같은 제1장치, 입-출력(IO)장치와 같은 제2장치 및 채널장치와 IO장치를 연결하는 인터페이스 선로와 같은 전송선로를 포함한다. 이 내용에서, 채널장치, IO장치 및 인터페이스 선로는 이후 간략히 하기위해 제1장치, 제2장치 및 전송선로로 각각 정의한다. 에러검출은 인터페이스 선로에 연결되고 또한 채널장치 및 IO장치를 각각에 제공된 인터페이스 회로에서 수행된다.

데이터 처리 시스템이 처리속도가 증가할수록 인터페이스 선로를 통해 전송되는 신호량이 증가한다.

인터페이스 선로는 통해 전송되는 신호(이후 “정보신호”로 호칭됨)는 “데이터신호” 및 “제어신호”로 구성된다. 데이터신호는 예를들어 데이터 처리 시스템내의 메인메모리 또는 IO장치내의 버퍼 메모리와 같은 메모리내에 기억되거나 또는 그로부터 판독될 신호이고, 제어신호는 예를들어 데이터신호를 데이터 처리 시스템내의 어떤 장치로 보내거나 또는 메모리내에 기억하거나 또는 그로부터 독출하는 것을 제어하기 위한 신호이다.

[기술배경]

종래에는 인터페이스 선로에 동축케이블들을 사용했다. 그러나, 동축케이블을 사용할 경우, 동축케이블을 따라 부포된 포유용량 때문에 정보신호가 고속으로 전송될 수 없다. 인터페이스 100개 정도의 많은 동축케이블을 선로용으로 설비해야 하고, 또한, 각 동축케이블의 사이즈가 작지 않으므로 동축케이블을 위해 큰 공간이 필요했다.

그 공간을 줄이기 위해, 병렬로 주어진 정보신호들을 직렬로 변환시켜 주는 방법-직렬 신호변환기술(P-S 변환기술)이 있다.

그런, P-S 변환기술은 포유용량으로 인해 정보신호를 전송하는데 너무 많은 시간이 걸리기 때문에 동축케이블에 실제로 적용될 수 없다. P-S 변환기술은 광섬유 기술이 확립된 후에야 충분한 역할을 할 수 있다.

공지된 바와같이, 광섬유는 사이즈가 아주 작으며, 또한 우수한 신호전송속도를 갖고 있다.

광섬유들을 인터페이스 선로에 적용함으로써 P-S 변환기술은 연속프레임들로서 직렬 전송형태로 정보신호를 전송할시에 비로서 실효성이 있다. 프레임들내에 정보신호를 배열하기 위해서는 데이터 버퍼를 사용하여 정보신호가 전송될때마다 정보신호의 바이트들을 그내에 일단 기억시켜둔 다음, 하나씩 독출하여 프레임들을 형성하는 식으로 한다.

그러나, 데이터 버퍼를 사용하면, 신호전송 속도가 저속으로 제한되므로 “지령 오버런(command overrun)”이라고 호칭되는 곤란이 발생할 가능성이 있다.

이러한 문제점은 데이터 버퍼를 사용하는 대신 프레임내에 더미코드(dummy code)들을 도입시킴으로써 해결되었다. 정보신호가 전송되도록 주어질때는 언제나 전송될 정보신호가 없을지라도 인터페이스 선로를 통해 채널장치와 IO장치간에 항상 더미코드들을 전송하여 정보신호의 바이트들로 교체한다. 그러나, 더미코드들에 대한 방법과 회로들에는 여전히 문제점들이 남아있으므로 본 발명은 그 문제점들을 해결하기 위한 것이다.

본 발명을 기술하기 전에 제2 및 3도를 참조하여 프레임의 종래의 구성과 그 더미코드내에 배열된 더미코드들과 정보신호를 설명한다.

제2도는 프레임헤더(1)와, 다수의 신호전송 단위들(32) 예를들어 제어신호(3), 데이터신호(4) 및 더미코드(2)를 세팅하기 위한 32개의 신호전송 단위들과 체크코드(5)로 구성되는 프레임(30)의 구성의 일예를 나타낸다. 프레임헤더(1)는 프레임(30)의 개시부에 제공되며, 순환여분 체크(CRC)코드(5)는 프레임(30)의 종단부에 제공된다.

제어신호(3), 데이터신호(4) 및 더미코드(2)는 신호전송 단위(32)내에 적당히 세트된다. 제2도에서 괄호내의 숫자는 제어신호(3), 데이터신호(4) 및 더미코드(2)에 대한 세트위치의 일예로서 그들의 위치들을 나타낸다.

프레임헤더(1)는 프레임(30의 개시코드이며 그 개시코드에 의해 프레임(30)의 시작이 지시되고 또한 프레임 동기화가 수행된다. CRC코드(5)는 제2도에서 매신호전송 단위(32)로부터 체크코드(5)까지 인도된 신호(34)에 의해 보인 바와같이 신호전송 단위(32)내의 신호들의 에러들을 검출하기 위한 것이다.

전술한 바와같이, 종래 기술의 문제점은 결국 더미코드들(2)을 에러검출의 대상으로 하는데 있다.

제3a~3d도는 신호전송 단위(32)의 구성을 나타내는 것으로 제3a도는 더미코드(2)를 전송하기 위한 전송 단위이며, 제3b도는 제어신호(3)용 프레임이며, 제3c도는 1-바이트 데이터신호(4)의 전송 단위이며 또한 3d도는 2-바이트 데이터신호(4)의 전송 단위이다.

제3a~3d도에 도시된 바와같이, 각 신호전송 단위(32)는 비트 0에서 17까지 18비트 위치들을 포함하며 또한 비트위치들은 비트 0에서 8가지 그리고 비트 9에서 17까지 2서브단위(21, 22)로 분할되어 있다.

서브단위(21)의 제1 및 제2비트위치들(비트 0과 1)과 서브단위(22)의 비트위치(비트 9와 10)는 속성플래그들(11)로서, 여기서 제3a도에서 “00”은 더미코드(2)용이며, 제3b도에서 “01”은 제어신호(3)용이며, 제3c도 또는 제3d도에서 “1”은 데이터신호(4)용이다.

전송될 정보신호가 없을 때 속성플래그는 “00”이며, 또한, 제3a도에 보인 바와같이 서브단위들(21, 22)내에 더미코드(2)만이 위치된다.

전송될 제어신호(3)가 주어질 때, 제3b도에 보인 바와같이, 서브단위들(21, 22)에는 각각 동일한 제어신호들(3)이 세트된다.

이는 신호전송하는 동안 제어신호(3)내의 에러들을 검출하기 위해 서로 비교하기 위해서이다. 이 검출은 이후 이중체크로 호칭된다. 결국, 제어신호(3)에 대해 이중체크를 행하는데 이는 제어신호(3)가 데이터신호(4)를 제어하기 위해 아주 중요하기 때문이다.

1-바이트 데이터신호가 전송될 때, 제3c도에 보인 바와같이 서브단위(21)에서의 속성플래그는 “1”로 세트되며, 또한 서브단위(22)의 속성플래그는 “0”으로 세트된다. 또한, 서브단위(21)내의 비트 1~8에서 더미코드들(2)대신 1-바이트 데이터신호가 세트되며, 또한 정규 데이터신호(4)의 것에 상반된 비트형을 갖도록 서브단위(22)내의 비트 10~17에서 또다른 1-바이트 데이터신호가 세트된다.

이것은 데이터신호(4) 대신 제어신호(3)를 잘못 취하는 것을 피하기 위해서이다.

즉, 만일 1-바이트 데이터신호의 제1비트가 “1”이고 또한 비트 10~17에서 세트된 1-바이트 데이터신호가 상반되지 않을 경우와 속성플래그의 비트 0이 “1” 대신 “0”으로 잘못 취해질 경우, 서브단위(21, 22)내의 처음 2비트들은 마치 그들이 제어신호(3)에 대한 속성플래그인 것처럼 각각 “01”이 된다.

2-바이트 데이터신호가 전송될 때, 각 서브단위의 속성플래그는 제3d도에 보인 바와같이 비트 0과 9에서 “1”이 되며, 또한 2-바이트 데이터신호는 2서브단위들(21, 22) 각각의 비트 1~8에 그리고 비트 10~17에 세트된다. 2바이트 이상으로 구성된 데이터신호 예를들어 3바이트의 데이터신호의 제3바이트가 그다음 서브단위에 서트될 때, 그 속성플래그를 “1”로 각각 세팅시킨다.

제1도는 채널장치(1a)와 IO장치(1b)간에 연결되는 광섬유로 된 인터페이스 선로(1c)의 기본구성을 나타내기 위한 개통도이다. 인터페이스 선로(1c)는 그선로 즉, 채널장치(1a)로부터 IO장치(1b)까지의 신호전송선로(1c~1)와 IO장치(1b)로부터 채널장치(1a)까지 신호전송 선로(1c~2)로 구성된다.

제1도로부터 알 수 있는 바와같이, 채널장치(1a) 또는 IO장치(1b)중 하나가 정보신호를 송신 또는 수신하는 장치가 된다. 수신장치가 프레임(30)을 수신하면 수신장치는 우선 속성플래그를 체크한다.

만일 속성플래그가 “00”일 경우, 수신장치는 더미코드(2)만이 수신됐음을 인식하므로 수신장치는 아무런 동작도 하지 않는다. 만일 속성플래그가 “01”일 경우, 수신장치는 제어신호(3)가 수신됐음을 인식하므로 수신장치는 “판독” 및 “기입”, “채택(accept)” 또는 “종료”를 포함하는 제어장치로부터 주어지는 “접속” 등의 지령에 따라 동작한다. 만일 속성플래그가 “10”일 경우, 수신장치는 데이터신호(4)가 수신됐음을 인식한다. 그때 수신장치는 예를들어 제어신호(3)에 따라 데이터신호(4)를 버퍼 메모리내에 기억시키도록 동작한다.

정보신호에서 에러가 수신장치의 CRC코드(5)에 의해 검출되면 적어도 에러를 포함하는 프레임을 재전송 해야되므로 종종 많은 정보신호들을 다수의 더미코드들로서 재전송해야 한다. 한편, 광섬유들이 인터페이스 선로에 적용된 후부터 신호의 전송속도가 크게 증가되었으므로 더미코드들(2)을 전송하는 주파수가 증가되었다.

그러므로, 속성플래그 “00”의 에러 때문에 신호를 재전송하게 되면 결국 데이터 처리 시스템내의 신호전송 속도가 전체적으로 감소된다.

특히 IO장치(1b)의 버퍼 메모리내에 기억된 데이터신호(4)가 광섬유(1c~2)를 통해 채널장치(1a)로 독출되어 보내질 경우, 주로 더미코드들(2)이 전송되며, 종종 제어신호(3)가 광섬유(1c~1)를 통해 전송된다.

그러한 경우에 광섬유(1c~1)를 통해 통과하는 더미코드(2)에서 에러가 발생할 경우, 마치 제어신호(3)에서 발생한 것처럼 더미코드(2)뿐만 아니라 광섬유(1c~2)를 통하는 데이터신호(4)를 재전송해야 한다.

왜냐하면, 광섬유(1c~1)를 통해 전송되는 제어신호(3)에서 에러가 발생했다고 생각할수도 있고 더욱이 제어신호(3)에서 데이터신호(4)를 제어하기 위해 아주 중요하기 때문이다. 더미코드(2)의 에러는 무시할 수 있지만 종래의 기술에서는 진정한 에러가 어떤것인지 구별하는 방법이 없기 때문에 무시할 수 없다.

상술한 것은 일예에 지나지 않으며 데이터 처리 시스템에서는 상술한 것과 같은 기타 많은 문제점들이 있다. 그 때문에 데이터 처리 시스템의 전체 신호전송속도가 감소되며, 또한 이러한 종류의 문제점은 더미코드(2)가 에러체크의 대상물이 되는 한 해결될 수 없다.

[발명의 개시]

본 발명의 목적은 데이터 처리 시스템에서 정보 신호가 광섬유로 구성되는 인터페이스 선로를 통해 직렬 전송형으로 전송되는 동안 더미코드들내에서 발생하는 에러들로 인해 정보신호를 재전송하는 횟수를 줄이기 위한 것이다.

본 발명의 또다른 목적은 정보신호의 전송속도를 증가시키기 위한 것이다.

본 발명의 또다른 목적은 인터페이스 선로를 통해 전송되는 정보량을 증가시키기 위한 것이다.

이 목적들은 프레임내의 정보신호에 대한 체킹(CRC)대상에서 더미코드를 제외시킴으로써 달성될 수 있다. 이러한 제외는 인터페이스 선로의 양단부에 연결되는 송신회로와 수신회로에 의해 각각 구성되는 인터페이스 회로들에서 실행된다. 그러나, 이러한 제외를 실행할 때, 더미코드(2)에 대한 속성플래그 “00”는 그것에 마치 제어신호에 대한 속성플래그인 것처럼 에러로서 “01”로 변동될 수도 있음을 고려해야 한다. 그러므로, 제외는 속성플래그 “00”으로 인한 에러를 고려하여 실행되야 한다. 상술한 것을 고려하여 다음과 같은 단계에 의해 제외가 실행된다.(단계들을 설명하기 전에 그 단계들을 쉽게 이해하기 위해 이하 설명에서, 제1프레임과 제2프레임으로 호칭되는 두 프레임은 제1프레임이 제2프레임 바로 전의 프레임을 정의하는 것임을 밝히고자 한다)

단계 1) ; 송신회로에서, 제어신호가 제1프레임에 있는지 여부를 알려주기 위한 제2프레임의 프레임헤더(1)내에 제1플래그로 호칭되는 신규플래그를 제공하고, 단계 2) ; 송신회로에서, 제2프레임내의 속성플래그 “00”의 수의 최하위 디지트 비트를 알려주기 위해 제2프레임의 프레임헤더(1)내에 제2플래그로 호칭되는 또다른 신규플래그를 제공하고, 단계 3) ; 송신 및 수신회로에서, 더미코드(2)에 대한 속성플래그 “00”이 제1프레임내에 있는지 여부를 검출하여 속성플래그 “00”이 제1프레임에서 검출될 때 마다 비트 “1”을 발생시키고, 단계 4); 제1프레임내의 정보신호에 대한 CRC 대상에서 더미코드(2)와 속성플래그 “00”를 모두 제외하기 위해 단계 3에서 발생된 비트 “1”을 사용하여 제1프레임내의 더미코드(2)와 속성플래그들 “00”에 대한 CRC 카운팅을 정지시키도록 전송 및 수신회로들내의 CRC 장치들을 제어하고, 단계 5); 수신회로에서, 그 회로에서 발생된 것과 제1프레임내의 CRC코드(5)를 비교하여 그들이 일치하지 않을 때 출력비트 “1”을 발생시키고, 단계 6); 적어도 하나의 데이터신호(4)가 제1프레임내에 있는지 여부에 관한 정보를 데티어 처리 시스템의 제어장치로부터 수신회로로 제공하고, 또한 제1프레임내에 데이터신호(4)가 있을 경우 비트 “1”을 발생시키고, 단계 7); 수신회로에서, 제어신호(3)에 대한 속성플래그 “01”이 제1프레임내에 포함되었는지 여부를 검출하여 이 출력을 제1플래그와 비교하여 일치할 때 출력비트 “1”을 발생시키고, 단계 8); 수신회로에서, 제1프레임내의 플래그 “01”의 수를 계수하여 계수된 수의 최하위 디지트비트를 발생시키고, 또한 그 최하위 디지트 비트를 제2플래그와 비교하여 일치할 경우 비트 “0”을 발생시키고, 단계 9); 단계 7에서 비트 “1”, 단계에서 비트 “0”이 발생할 때 비트 “0”을 발생시키고, 단계 10); 단계들 5와 6에서의 출력들의 AND를 구하고, 단계 11); 단계들 9와 10에서의 출력들의 OR를 구한다.

단계들 3, 4 및 5는 제1프레임내의 속성플래그들 “00”과 더미코드들(2)을 제외하고 제1프레임내의 정보신호에 대해 에러체킹(CRC)을 행하기 위한 것이며, 단계 6은 만일 CRC에러가 존재할 경우, 또한 데이터신호(4)가 제1프레임내에 있을 경우 제1프레임내의 정보신호를 재전송해야 할지를 판정하도록 데이터신호(4)를 고려하기 위한 것이며, 또한 다른 나머지 단계들을 속성플래그 “00”으로 인한 에러를 고려하기 위한 것이다.

특히, 단계 2에서 언급된 바와같이 제2프레임내에 제2플래그를 제공하기 때문에, 제어신호들(3)이 더미코드들(2)과 함께 제1프레임내에 있고, 또한 속성플래그 “00”이 “01”로 변경되었다 할지라도 제1프레임에서 정보신호의 재전송은 불필요하게 된다.

[발명을 실시하는 최상 모드]

본 발명의 양호한 실시예를 설명하기 전에 종래의 송신회로(100)와 수신회로(200)를 제7 및 제8도를 참조하여 설명하고, 또한 종래의 송신회로(100)내의 송신기-CRC(Tx-CRC)장치(150)와 종래의 수신회로(200)내의 수신기-CRC(Rx-CRC)장치(250)를 제9 및 제10도를 참조하여 설명한다.

제7도는 예를들어 채널장치(1a)(제1도 참조)에 위치된 인터페이스회로내의 종래의 송신회로(100)의 개통도이다. 제7도에서 제3a~3d도에서와 같이 각 신호가 비트 0~8 또는 비트 9~17까지의 비트위치에 있는 다수의 9-비트신호들로 구성되는 정보신호가 레지스터(REG)(101)로 보내진다.

9-비트신호는 REG(101)를 통해 멀티플렉서(MPX)(102)와 Tx-CRc장치(150)로 보내진다. Tx-CRc장치(150)는 CRC코드(5)를 생성하여 MPX(102)로 보내는 CRC회로를 포함한다. MPX(102)에서, 9-비트신호들과 CRC코드(5)는 순차적으로 선택되어 코드변환기(CODE CONT)(103)로 내진다. 이 코드변환기(103)는 적당한 신호처리를 위한 공지수단으로서 여기서 9-비트신호들과 CRC코드(5)는 12-비트신호에서 비트 “0”대 비트 “1”의 약 50%의 마크를 얻기위해 각각 12-비트신호로 변환되어 프레임헤더(1)용 프레임헤더 패턴신호를 부가해주는 MPX(104)로 보내진다. 여기서, 프레임헤더 패턴은 예를들어 채널장치(1a)내의 인터페이스 회로내의 프레임패턴 신호 발생기(제10도에 도시안됨)로부터 발생된다. 프레임헤더 패턴신호, 12-비트신호들 및 CRC코드(5)는 쉬프트 레지스터(S-REG)(105)로 보내져 그내에서 변동되어 제2도에 보인 프레임내에 배열되는 정보신호가 된다. 즉, S-REG(105)는 정보신호를 형성하기 위한 병렬-직렬 변환기로서 작용한다. S-REG(105)로부터의 정보신호는 REG(106)을 통해 광송신기(107)로 보내져 광정보 신호로 변환되어 예를들어 광섬유(1c-1)를 통해 수신회로를 향해 송신된다.

참조번호 110은 클록 발생기(CLK GEN)(113)에서 발생되는 오리지날 클록신호를 사용하여 여러 타이밍 신호들을 제공하는 전송프레임 제어회로(Tx-FRAME CONT)이다. 타이밍 신호들은 Tx-FRAME CONT(110)로부터 선로들을 통해 각각 REG, MPX 및 CRC장치(150)로 보내지며, 상술한 부분들과 장치를 적당히 동작시키고 또한 제2도에 보인 바와같이 프레임을 형성하기 위한 몇몇 접속들을 별표를 첨부한 숫자로 나타낸다.

제9도는 송신회로(100)에서 종래의 Tx-CRC장치(150)에 대한 개통도이다. Tx-CRC장치(150)는 CRC코드 발생회로(CRC GEN)(151), CRC멀티플렉터(CRC, MPX)(152), CRC레지스터(CRC REG)(153) 및 귀환선로(154)로 구성된다. REG(101)로부터의 정보신호는 CRC코드를 발생시키는 CRC GEN(151)로 보내진다. CRC GEN(151)로부터의 출력은 프레임내의 신호들을 체킹하는 타이밍을 선택하여 프레임헤더(1)의 체크를 제외시키도록 CRC MPX(152)로 보내진다.

CRP MPX(152)로부터의 출력은 CRC코드를 출력시키기 위한 타이밍을 Tx-FRANE CONT(110)로부터의 타이밍신호(별표된 1)에 의해 판정하는 CRC REG(153)로 보내진다.

CRC REG(153)의 출력은 MPX(102)로 보내짐과 동시에 귀환로(154)에 의해 CRC GEN(151)과 CRC MPX(152)로 귀환된다. 이 귀환에 의해 제7 및 제9도에 보인 바와같은 선로(111, 112)를 통해 Tx-FRAME CONT(110)로부터 보내온 타이밍 신호들과 협동하여 프레임헤더(1)의 체킹이 제외된다.

제8도는 예를들어 IO장치(1b)(제1도 참조)에 위치되는 인터페이스 회로내의 종래의 수신회로(200)의 개통도이다. 제8도에서, 예를들어 제7도의 광섬유(1c-1)을 통해 예를들어 채널장치(1a)내의 송신회로(100)로부터 송출된 광정보신호는 광수신기(201)에 의해 수신되어 전기정보 신호로 변환된다.

광수신기(201)로부터의 정보신호가 S-REG(202)로 보내지면 프레임들로서 직렬 전송형으로 배열된 정보신호는 12-비트신호로 구성된 병렬형으로 변환된 다음, REG(203)에 입력된다. REG(203)로부터의 12-비트신호는 CODE CONT(204)로 입력되어 그 12-비트신호가 9-비트신호로 변환되며, CODE CONT(204)로부터의 9-비트신호는 REG(205)로 입력된다.

REG(205)로부터의 9-비트신호는 그의 출력으로서 수신회로(200)로부터 송출되며 그와 동시에 9-비트신호는 CRC코드(5)가 발생되는 Rx-CRC장치(250)로 보내진다.

제10도는 종래의 Rx-CRC장치(250)의 개통도이다.

제10도에 보인 바와같이, Rx-CRC장치(250)는 CRC GEN(251), CRC MPX(252), CRC REG(253) 및 귀환선(254)로 구성되며, 또한 이 회로들은 제9도를 참조하여 설명된 Tx-CRC장치(150)내의 것과 동일한 기능을 한다. Rx-CRC장치(250)로부터의 CRC코드(5)는 CRC코드 비교기(CRC COMP)(206)로 보내진다.

REG(250)로부터의 9-비트신호는 또한 CRC CPMP(206)로 보내지며 여기서 송신회로(100)로부터 보내진 CRC코드(5)를 수신 프레임 제어회로(Rx-FRAME CONT)(210)로부터의 타이밍신호에 의해 선택한다. CRC CPMP(206)에서, 송신회로(100)로부터 보내온 CRC코드(5)와 Rx-CRC장치(250)에서 발생된 CRC코드(5)를 서로 비교하여, 만일 프레임내의 정보신호에 에러가 있을 경우, 에러신호를 플립플롭(FF)회로(207)를 통해 출력한다.

REG(203)로부터의 12-비트신호를 프레임헤더 비교기(FRAME COMP)(208)로 보내져 수신된 정보신호의 프레임헤더와 프레임헤더 패턴발생기로 부터의 프레임헤더를 비교한다.

프레임헤더 패턴 발생기는 제8도에 나타내지 않았지만 예를들어 IO장치(1b)내의 인터페이스 회로에 위치되어 있어, 송신회로(100)내에서 발생된 것과 동일한 패턴을 발생시킨다.

FRAME COMP(208)로부터의 출력은 FRAME COMP(208)로부터의 출력과 동기하여 각종 에러타이밍 발생시키는 Rx-FRAME CONT(210)로 보내진다. 타이밍 신호들은 제8도에 보인 바와같이 REG, MPX, 비교기(COMP) 및 CRC장치(250)로 보내진다.

결국, 종래에는 정보신호에 대한 에러체크가 제어신호 및 데이터 신호(3, 4)에 대해서 뿐만 아니라 더미코드(2)에 대해서도 수행되므로 이에 의해 전술한 바와같이 인터페이스 선로를 통하는 신호의 전송속도가 감소된다.

본 발명은 정보신호에 대한 에러체크의 대상으로부터 더미코드(2)를 제외시킴으로써 제4도에 선로(41)로 나타낸 바와같이 제어신호(3)와 데이터 신호(4)만이 에러체크의 대상이 된다.

여기서 제4도는 제2도에서와 동일한 프레임(30)의 구성을 나타낸다. 제4도로부터 볼 수 있는 바와같이, 제2도의 에러체크의 대상(작은 원들)수가 제2도의 것에 비해 줄어들므로 신호전송 속도가 증가하게 된다.

본 발명을 두 실시예들 즉, 제1 및 제2실시예에 의해 상세히 설명한다. 이들 실시예들에서 더미코드(2)에 대한 속성플래그 “00”과 더미플래그(2)자체는 제1프레임내의 에러체크 대상에서 제외된다. 여기서 후술된 제1프레임과 제1프레임은 앞에서 정의된 바와같이 제1프레임이 제2프레임 바로앞의 프레임임을 정의한다.

그러나, 상술한 것에 더하여, 제1실시예에서는 종래의 송신회로(100)와 수신회로(100)를 개량하여 제1프레임내의 속성플래그“00”이 “01”로 변동될때와 제1프레임내에 데이터신호(4)가 없을 때 발생하는 제1프레임내의 정보신호의 재전송을 피할 수 있다. 이러한 개선은 적어도 하나의 제어신호(3)가 제1프레임내에 있는지 여부를 수신회로에 통보하기 위한 제1플래그(13)는 제5도에 보인 바와같이 제2프레임내의 프레임헤더(1)에 새로이 제공하므로서 수행된다. 제5도에서, 괄호내의 수(13)가 제1플래그(13)의 세트위치를 나타낸다.

제11도의 개통도는 본 발명의 제1실시예에 의한 송신회로(300)이다. 제11도에서, 제7도에서와 동일한 번호를 제7도에서와 동일한 부분을 나타낸다.

제11도에서 속성플래그 “00”은 NOR(121)에 의해 검출되며, 제1프레임내의 “00”이 입력될때만 비트 “1”이 발생된다.

비트 “1”은 리세트용인 플립플롭회로(FF)(122)를 통해 Tx-CRC장치(1500)로 보내진다. Tx-CRC장치(1500)은 제13도에 보인 바와같은 Tx-CRC장치(1500)와 동일한 구성을 갖는다. 제13도에서, 제9도에서와 동일한 참조번호는 동일부분을 나타내며, 그 기능은 CRC체크대상에서 제1프레임내의 더미코드들(2)과 속성플래그들 “00”을 제외시키도록 수정되었다. 이러한 수정은 FF(122)로부터 선로(123)을 통해 비트 “1”일 입력시킴으로써 수행된다. 즉, FF(122)로부터 비트 “1”을 CRC MPX(152)로 보내면, 속성플래그 “00”에 대한 CRC코드와 더미코드들(2)을 발생시키기 위한 타이밍이 CRC MPX(152)에서 제거되므로 제1프레임내의 플레그들 “00”에 대한 CRC코드와 더미코드(2)가 제외될 수 있다.

제11도에서, 제어신호(3)에 대한 속성플래그 “01”이 제1프레임내에 내포되어 있으면 NOT(131) 및 AND(132)는 “01”을 검출하여 비트 “1”을 발생시킨다. 그다음 비트 “1”은 FF(133)을 통해 MPX(104)로 보내진 다음 제5도에 보인 바와같이 프레임헤더(1)에 제1플래그(13)로서 부가된다.

제12도는 본 발명의 제1실시예에 의한 수신회로(400)의 개통도이다. 제12도에서, 제8도에서와 동일한 번호는 동일부분을 나타낸다.

제12도에서, NOR(221) 및 FF(222)와 Rx-CRC장치(2500)는 제1프레임내의 CRC체크대상에서 제1프레임내의 속성플래그 “00”과 더미코드들(2)을 제외시키기 위한 NOR(121), FF(122) 및 Tx-CRC장치(1500)와 동일한 기능을 한다. 제14도는 제13도에 보인 Tx-CRC장치와 동일한 기능을 하는 Rx-CRC장치(2500)에 대한 개통도를 나타낸다.

제12도에서, 제1플래그(13)의 비트 “1”이 제2프레임내에 내포되어 있으면, 비트 “1”은 제1플래그 검출기(F-DEC)(231)에 의해 검출되어 비트 “1”을 발생시킨다. 제1플래그 검출기(231)로부터의 비트 “1”은 수신호로(400)의 최종 에러체크 출력이 출력되는 OR(242)를 통해 AND(209)로 보내진다.

제8도를 참조하여 설명된 바와같이 CRC에러가 있을 때 AND(209)에서 FF(207)로부터의 또다른 입력이 보내져 비트 “1”이 송출된다. FF(241)은 데이터신호(4)가 제1프레임으로서 전송됐는지 여부를 수신회로(400)에 통보하기 위한 것이다.

데이터신호(4)가 제1프레임으로서 인터페이스 선로를 통해 전송됐을 때, FF(241)은 예를들어 데이터 처리 시스템의 제12도에 도시안된 제어장치로부터 정보를 수신하여 비트 “1”을 OR(241)로 출력시킨다.

결과적으로, 수신회로(400)의 에러체크 출력은 최종적으로 다음과 같이 얻어진다.

1) FF(207)의 출력으로서 비트 “0”을 발생할 때, 다시말해 제1프레임내에 CRC에러가 없었을 때, AND(209)로부터의 출력은 “0”으로서 이는 제1프레임내에 에러가 없음을 뜻한다.

2) FF(207)의 비트 “1”을 출력할 때, 다시 말해 CRC에러가 있을 때 그러나 FF(241)과 제1플래그 검출기(231)가 비트 “0”을 출력시킬 때 다시말해 제1프레임내에 제어신호(3)와 데이터신호(4)가 없을 때 AND(209)로부터의 출력은 “0”이 되는데 이는 제 1프레임내에 설사 에러가 있을지라도 제1프레임내에 단지 속성플래그 “00”로 인한 에러만 있으므로 그 에러는 무시될 수 있음을 뜻한다.

3) FF(207)의 비트 “1”을 출력할때와 FF(241) 또는 제1플래그 검출기(231)중 어느 것의 출력이 “1”일 때 AND(209)의 출력은 “1”이 되는데 이는 “00”이 “10” 또는 “01”로 변동되는 식으로 속성플래그 “00”으로 인한 간단한 에러에 의해 CRC 에러가 실제로 발생됐다할지라도 제1프레임내의 제어신호(3) 또는 데이터신호(4)로 인한 에러인 것으로 생각하므로, 결국 제1프레임내의 에러로서 비트 “1”이 반드시 취해져야함을 뜻한다. 그다음 최종 에러출력 “1”은 제1프레임을 재전송시키기 위해 사용되며 이 회로들은 제12도에 도시되어 있지 않다.

따라서, 제1실시예에 의하면, 제1프레임내에 더미코드들(2)만이 있고, 또한 속성플래그 “00”중 하나(또는 몇 개)가 “01”로 변동됐을 경우, 그 에러는 CRC체크에서 무시된다. 이점에 있어 제1실시예에서는 속성플래그 “00”만이 CRC체크의 대상이다. 이는 제3b도를 참조하여 언급된 바와같이 제어신호(3)가 항상 이중으로 전송되기 때문이다.

제어신호(3)자체로부터의 에러는 이중제어 신호들을 비교함으로서 체크될 수 있다. 데이터신호(4)의 경우에 속성플래그 “01”를 사용함으로서 에러체크가 행해질 수 없다. 왜냐하면 데이터신호(4)에 대해 이중전송이 수행되지 않기 때문이다. 이것이 FF(241)이 수신회로에 제공된 이유이다.

그러나, 제1실시예에 문제점이 있다. 즉, 제어신호(3)가 제1프레임내에 내포되어 있을 경우 실제로 CRC에러가 속성플래그 “00”의 에러로부터 나올지라도 CRC에러를 무시하는 것은 불가능하다. 제2실시예는 이러한 문제점을 해결하기 위한 것이다.

제2실시예에서는 제6도에 보인 바와같이 제2프레임내의 프레임헤더(1)에 제2플래그(14)를 더 제공한다.

최하위 디지트비트를 알리기 위한 것이다. 제15 및 제16도는 본 발명의 제2실시예에 의한 송신회로(500)와 수신회로(600)이다. 제15(및 16)도에서 제11(및 12)도에서와 동일한 번호는 동일한 부분과 기능을 나타낸다.

제15도에 보인 송신회로(500)에서 속성플래그 (“01”이 NOT(131)와 AND(132)로 보내질때마다 비트 “1”이 AND(132)로부터의 출력되고 또한 제11도에서와 동일한 제2프레임내에 제1플래그(13)를 제공하기 위해 MPX(104)로 보내진다. 이 제2실시예에서는 비트 “1”이 카운터(counter)(134)에 보내지며, 여기서 제1프레임내의속성플래그 “01”의 수의 최하위 디지트비트를 카운트하여 제2프레임의 프레임헤더(1)에서 제2플래그(14)를 제공하기 위한 선로(136)을 통해 MPX(104)로 보내진다. 그러므로, 제1 및 제2플래그(13, 14)가 제6도에 나타낸 바와같이 제2프레임헤더(1)에 배열된다.

제16도에 도시된 수신회로(600)에서 제1프레임내의 수신된 정보신호내의 속성플래그 “01”은 NOT(232)와 AND(233)에 의해 검출되며, 그와 동시에 제어신호(3)의 이중체크가 제어신호비교기(CONT-SIG COMP)(261)에 의해 수행된다. 제3b도를 참조하여 설명된 바와같이, 제어신호(3)는 서브단위들(21, 22)내에 세트되도록 이중으로 배열된다. 따라서, 서브단위들(21, 22)내의 이중제어신호들(3)은 REG(205)의 입력과 출력으로부터 CONT-SIG COMP(261)로 보내져 서로 비교된다.

비교결과 이중제어신호들(3)이 동일하면 비트 “1”이 CONT-SIG COMP(261)에서 발생되어 AND(233)로 보내진다. 그러므로, AND(233)는 “01”이 제어신호(3)에 대한 진정한 속성플래그 인한 출력으로서 비트 “1”을 발생시킨다. 다시말하여 AND(133)는 속성플래그 “00”가 신호전송동안 “01”로 변경될지라도 비트 “1”을 결코 발생시키지 않는다.

AND(233)로부터의 출력 “1”은 제1프레임내의 속성플래그들 “01”의 카운트된 수의 최하위 디지트비트를 발생하여 출력시키는 카운터(234)로 보내진다.

카운터(234)로부터의 최하위 디지트비트는 제2플래그 비교기(235)에서 제2플래그(14)와 비교되어 일치하지 않을 경우 제2플래그 비교기 235는 비트 “1”을 출력시킨다. 여기서 제2플래그(14)의 비트는 선로(238)을 통해 REG(203)로부터 보내진다. 비교기(235)로부터의 출력과 제1플래그(13)의 비트는 AND(236)로 보내지고 그의 출력은 FF(237)을 통해 OR(243)로 보내진다.

AND(242)로부터의 출력은 또한 OR(243)로 보내지므로 AND(242)로부터의 출력 또는 AND(236)로부터의 출력 중 어느것이 “1”이 되므로 OR(243)는 제1프레임내에 에러가 있음을 통보하기 위해 비트 “1”을 출력시킨다.

결과적으로 수신회로(600)의 에러체크 출력은 다음과 같이 구한다.

1) FF(207)의 출력비트와 AND(236)의 출력 비트가 “0”일 때, 다시말하여 제1프레임내에 CRC에러가 없을 때 OR(243)의 출력은 “0”이므로 이는 제1프레임내에 에러가 없음을 뜻한다.

2) FF(207)의 출력비트가 “1”일 때 다시말하여 CRC에러가 있을 때 그러나 만일 FF(241)이 비트 “1”을 출력시킬 경우, OR(243)로부터의 출력은 “1”로서 이는 데이터 신호(4)가 제1프레임내에 있는한 제1프레임내에 에러가 없음을 뜻한다. 그러고, 3) FF(207)의 출력비트가 “1”일때와 FF(241)로부터의 출력이 “0”일 때, OR(243)의 출력은 AND(236)의 출력이 “1”인 한 “0”이 되므로 이는 데이터신호(4)가 제1프레임내에 없을 때 제어신호(3)의 수가 일치하기 때문에 제1프레임내에 제어신호(3)가 있을지라도 속성플래그 “00”자체가 에러를 갖고 있는 것으로 판단되므로 CRC에러는 무시됨을 뜻한다.

결과적으로, 제2실시예에서는 제1실시예에서의 문제점이 해결된다.

제1 및 제2실시예들에서 송신 및 수신회로들은 데이터 처리 시스템내의 채널장치 또는 IO장치와 같은 장치내의 것들로서 설명되었다. 그러나, 본 발명은 신호송신수단으로부터 신호전송 수단을 통해 신호수신수단으로 신호를 전송하기 위한 시스템에도 적용될 수 있다.

Claims

직렬전송형으로 배열된 프레임들(30)로서 신호전송수단(1c)을 통해 신호송신수단(300 또는 500)으로부터 신호수신 수단(400 또는 600)으로 전송되는 정보신호들(3, 4)의 에러들을 검출하기 위한 방법에 있어서, 상기 신호송신수단에서, 상기 프레임내에 정보신호가 없을 경우, 정보신호들 대신 프레임내에 더미코드들(2)을 제공하는 단계, 상기 신호송신수단에서, 상기 더미코드들에 대한 상기 속성플래그들과 상기 더미코드들 자체를 제외하고 프레임내의 정보신호들과 상기 속성플래그들의 에러들을 체크하기 위해 상기 프레임내에 제1체크코드(5)를 제공하는 단계, 상기 신호수신 수단에서, 상기 더미코드들에 대한 상기 속성플래그들과 상기 더미코드들 자체를 제외하고, 프레임내의 정보신호들과 상기 속성플래그들의 에러들을 체크하기 위해 제1프레임내에 수신된 정보신호들, 더미코드들 및 그의 속성플래그들을 사용하여 제2체크코드를 제공하는 단계, 상기 신호수신 수단에서 상기 제1체크코드(5)를 검출하는 단계, 그리고 상기 신호 수신수단에서, 제1체크코드를 상기 제2체크코드와 비교하는 단계를 포함하는 것이 특징인 전송선로를 통해 전송되는 신호의 에러검출 방법.
제1항에 있어서, 상기 제1체크코드와 상기 제2체크코드는 각각 순환여분 체크코드인 것이 특징인, 전송선로를 통해 전송되는 신호의 에러검출 방법.
프레임내에 이중으로 놓일 신호인 제1신호(3)와 프레임내에 제2신호(4)가 있음을 신호수신 수단(400 또는 600)에 통보하기 위해 신호수신 수단에 주어지는 제3신호(241)로서 프레임내에 제공되는 신호인 상기 제2신호(4)를 각각 포함하는 정보신호들(3, 4)로서, 직렬 전송형으로 배열되는 프레임들(30)로서 신호 전송수단(1c)을 통해 신호송신수단(300 또는 500)으로부터 신호수신 수단(400 또는 600)으로 전송되는 상기 정보신호들의 에러들을 검출하기 위한 방법에 있어서, 상기 송신수단에서 프레임내에 정보신호가 없을 경우 정보신호 대신 상기 프레임내에 더미코드들(2)을 제공하는 단계, 상기 신호송신수단에서, 프레임내에 상기 더미코드들과 정보신호들의 속성들을 통보하기 위해 상기 프레임내에 속성플래그들(11)을 제공하는 단계, 상기 신호송신수단에서, 상기 더미코들에 대한 상기 속성플래그들과 상기 더미코드들 자체를 제외하고, 프레임내의 정보신호들과 상기 속성플래그들의 에러들을 체크하기 위해 상기 프레임내에 제1체크코드(5)를 제공하는 단계, 상기 신호송신수단에서 제1프레임이 제2프레임 바로 앞에 있도록 제1프레임과 제2프레임을 배열하며, 제1신호가 제1프레임내에 있는지 여부를 알리기 위해 제2프레임의 개시부에 제1플래그(13)를 제공하는 단계, 상기 신호수신 수단에서, 상기 더미코드들에 대한 상기속성플래그들과 상기 더미코드들 자체를 제외하고, 제1프레임내에 정보신호들과 상기 속성플래그들의 에러들을 체크하기 위한 제2체크코드를 제공하는 단계, 상기 신호수신 수단에서 상기 제1체크코드를 검출하는 단계, 상기 신호수신 단계에서 상기 제1체크코드와 제2체크코드를 비교하여 상기 비교에 의해 에러가 검출됨을 알리기 위한 제1출력과 에러가 검출되지 않음을 알리기 위한 제2출력을 발생시키는 단계, 상기 신호수신 수단에서, 제2프레임내의 상기 제1플래그를 검출하여 제1플래그가 검출될 때 제1프레임내에 제1신호가 존재했음을 알리기 위한 제3출력과 제1플래그가 검출되지않을 때 제1플레임내에 제1신호가 존재하지 않았음을 알리기위한 제4출력을 발생시키는 단계, 상기 신호수단에서, 제2신호가 제1프레임내에 있는지 여부에 관한 정보를 수신하여 상기 정보가 제1프레임내에 제2신호가 있음을 알릴 때 제2신호가 있음을 알리기 위한 제5출력과 제1프레임내에 제2신호가 없음을 알리기위한 제6출력을 발생시키는 단계, 상기 신호수신수단에서, 상기 제2출력이 출력될 때 제1프레임내에 에러가 존재하지 않음을 알리는 제1최종 출력신호를 출력시키는 단계, 상기 신호수신 수단에서, 상기 제1, 제4 및 제6출력이 존재할 때 상기 제1최종 출력신호를 출력시키는 단계, 상기 신호수신 수단에서, 제1출력과 상기 제3출력만이 존재할 때 제1프레임내에 에러가 존재함을 알리기 위한 제2최종 출력신호를 출력시키는 단계, 그리고 상기 신호수신 수단에서, 제1출력 및 상기 제5출력이 존재할 때 상기 제2최종 출력신호를 출력시키는 단계를 포함하는 것이 특징인전송선로를 통해 전송되는 신호의 에러검출 방법.
제3항에 있어서, 상기 송신수단에서, 제1프레임내의 제1신호들에 대한 속성플래그들의 수를 카운팅하여 상기 수의 최하위 디지트비트를 발생시키는 단계, 상기 송신수단에서, 상기 최하위 디지트비트를 알리기 위해 제1프레임의 개시부에 제2플래그(14)를 제공하는 단계, 상기 신호수신 수단에서, 제1신호를 이중체크하여 제1신호가 옳게 수신됐음을 알리기 위한 제7출력과 제1신호가 잘못 수신됐음을 알리기 위한 제8출력을 발생시키는 단계, 상기 신호수신 수단에서, 제1프레임내의 제1신호에 대한 속성플래그들을 검출하고, 제1프레임내의 제1신호의 수를 카운팅하여, 상기 수의 최하위 디지트비트를 발생시키는 단계, 상기 신호수신 수단에서, 상기 제2플래그와 신호수신수단에서 카운트 된 상기 디지트비트를 비교하여 상기 디지트비트와 상기 제2플래그가 일치됨을 알리기 위한 제9출력과 상기 디지트비트와 상기 제2플래그와 일치하지 않음을 알리기 위한 제10출력을 발생시키는 단계, 상기 신호수신 수단에서, 상기 제3출력과 상기 제10출력이 존재함을 알리기 위한 제11출력을 제공하는 단계, 그리고 상기 신호수신 수단에서, 상기 제1출력과 상기 제5출력뿐만 아니라 제11출력이 존재할 때 상기 제2최종 출력신호를 출력시키는 단계를 포함하는 것이 특징이 전송선로를 통해 전송되는 신호의 에러검출 방법.
제3 또는 제4항에 있어서, 상기 신호송신수단에서, 제공된 상기 제1체크코드와 상기 신호수신 수단에서 제공된 상기 제2체크코드는 각각 순환여분 체크코드인 것이 특징인 전송선로를 통해 전송되는 신호의 에러검출 방법.
프레임내에서 이중으로 놓이게 되는 제1신호(3)와 프레임내에 제2신호(4)가 있음을 신호수신 수단(400 또는 600)에 알리기 위해 신호수신 수단에 제공되는 제3신호로서 프레임내에 제공되는 신호인 상기 제2신호(4)를 포함하는 정보신호들(3, 4)로서, 직렬 전소형으로 배열된 프레임들(30)로서 신호전송 수단(1c)을 통해 신호송신수단(300 또는 500)으로부터 신호수신 수단(400 또는 600)으로 각각 전송되는 상기 정보신호들의 에러를 검출하기 위한 시스템에 있어서, 상기 신호송신수단에서, 프레임내에 정보신호가 없을 경우, 정보신호들 대신 상기 프레임내에 더미코드들(2)을 제공하는 수단, 상기 신호송신수단에서, 프레임내의 상기 더미코드들과 정보신호들의 속성들을 알리기 위해 상기 프레임내에 속성플래그들(11)을 제공하는수단, 상기 신호송신수단에서, 상기 더미코드들에 대한 상기 속성과 상기 더미코드들 자체를 제외하고, 프레임내의 정보신호들과 상기 속성플래그들의 에러들을 체크하기 위해 상기 프레임내에 제1체크코드(15)를 제공하는 수단(1500), 상기 신호송신수단에서, 제1신호가 제1프레임내에 있는지 여부를 알리기 위해 제2프레임의 개시부에 제1플래그(13)를 제공하기 위한 수단(131, 132, 133), 여기서 상기 제1 및 제2프레임은 제1프레임이 제2프레임 바로 앞에 있도록 배열되며, 상기 신호수신 수단에서, 상기 더미코드들에 대한 상기 속성플래그들과 상기 더미코드들 자체를 제외하고, 제1프레임내에 정보신호들과 상기 속성플래그들의 에러들을 체크하기 위한 제2체크코드를 제공하는 수단(2500), 상기 신호수신 수단에서 상기 제1체크코드를 검출하는수단(206), 상기 신호수신단계에서 상기 제1체크코드와 제2체크코드를 비교하여 상기 비교에 의해 에러가 검출됨을 알리기 위한 제1출력과 에러가 검출되지 않음을 알리기 위한 제2출력을 발생시키는 수단(206), 상기 신호수신 수단에서, 제2프레임내의 상기 제1플래그를 검출하여 제1플래그가 검출될때 제1프레임내에 제1신호가 존재했음을 알리기 위한 제3출력과 제1플래그가 검출되지 않을 때 제1플레임내에 제1신호가 존재하지 않았음을 알리기 위한 제4출력을 발생시키는 수단(231), 상기 신호수신 수단에서, 제2신호가 제1프레임내에 있는지 여부에 관한 정보를 수신하여 상기 정보가 제1프레임내에 제2신호가 있음을 알릴 때 제2신호가 있음을 알리기 위한 제5출려과 제1프레임내에 제2신호가 없음을 알리기 위한 제6출력을 발생시키는 수단(241), 상기 신호수신 수단에서, 상기 제2출력이 출력될 때 제1프레임내에 에러가 존재하지 않음을 알리는 제1최종 출력신호를 출력시키는 수단(209 또는 243), 상기 신호수신 수단에서, 상기 제1, 제4 및 제6출력이 존재할 때 상기 제1최종 출력신호를 출력시는 수단(242, 243), 상기 신호수신 수단에서, 제1출력과 상기 제3출력만 존재할 때 제1프레임내에 에러가 존재함을 알리기 위한 제2최종 출력신호를 출력시키는 수단(242, 209 또는 243) 그리고 상기 신호수신 수단에서, 제1 및 제5출력이 존재할 때 상기 제2출력신호를 출력시키는 수단(242, 209 또는 242, 243)을 포함하는 것이 특징인 전송선로를 통해 전송되는 신호의 에러검출 시스템.
제6항에 있어서, 상기송신수단에서, 제1프레임내의 제1신호들에 대한 속성플래그들의 수를 카운팅하고, 또한 상기 수의 최하위 디지트비트를 발생시키는 수단(134), 상기 송신수단에서 상기 최하위 디지트비트를 알리기 위해 제1프레임의 개시부에 제2플래그(14)를 제공하는 수단, 상기 신호수신 수단에서, 제1신호를 이중체크하고, 제1신호가 옳게 수신됐음을 알리기 위한 제7출력과 제1신호가 옳게 수신되지 않았음을 알리기 위한 제8출력을 발생시키는 수단(261), 상기 신호수신 수단에서, 제1프레임내의 제1신호에 대한 플래그들을 검출하고, 제1프레임내의 제1신호의 수를 카운팅하고, 그리고 상기 수의 최하위 디지트비트를 발생시키는 수단(232, 233, 234), 상기 신호수신 수단에서, 상기 제2플래그와 신호수신 수단에서 카운트된 상기 디지트비트를 비교하여 상기 디지트비트와 상기 제2플래그와 일치됨을 알리기 위한 제9출력과 상기 디지트비트와 상기 제2플래그가 일치하지 않음을 알리기 위한 제10출력을 발생시키는 수단(235), 상기 신호수신 수단에서, 상기 제3, 제7 및 제9출력이 존재함을 알리기 위한 제11출력을 발생시키는 수단(236), 그리고 상기 신호수신 수단에서, 상기 제1 및 제5출력뿐만 아니라 상기 제11출력이 존재할 때 상기 제2최종 출력신호를 출력시키는 수단(242, 243)을 포함하는 것이 특징인 전송선로를 통해 전송되는 신호의 에러검출 시스템.
제6항에 있어서, 상기 신호송신수단에서 상기 제1체크코드를 제공하기 위한 상기수단(1500)은 순환여분 체크회로인 것이 특징인 전송선로를 통해 전송되는 신호의 에러검출 시스템.
제7항에 있어서, 상기 신호수신 수단에서, 상기 제2체크코드를 제공하기 위한 상기 수단(2500)은 순환여분 체크회로인 것이 특징인 전송선로를 통해 전송되는 신호의 에러검출 시스템.

[개요]

직렬 전송형으로 배열된 프레임들로서 송신회로로부터 인터페이스 선로를 통해 수 회로로 전송되는 정보신호들(제어신호를을 각각 포함함)과, 이 정보신호들에 대한 더미코드들과 속성플래그내에 발생된 에러들을 더미코드들과 더미코드들에 대한 속성플래그들을 제외하고 순환여분 체크(CRC)방법을 사용하여 검출한다.

더미코드에 대한 속성플래그가 마치 프레앰내의 제어신호에 대한 것인것처럼 변동된 CRC에러로 인해 발생하는 프레임내의 신호들이 재전송은 상기 송신회로에서 프레임내의 제어신호의 존재와 그 수를 그다음 프레임에 제공한 다음, 상기 수신회로내에서 검출된 플래그들에 관한 신호들을 플래그들과 비교함으로써 회피될 수 있다.