KR920000836B1 - 자동 전원오프 시간조절 회로 - Google Patents

자동 전원오프 시간조절 회로 Download PDF

Info

Publication number
KR920000836B1
KR920000836B1 KR1019890000034A KR890000034A KR920000836B1 KR 920000836 B1 KR920000836 B1 KR 920000836B1 KR 1019890000034 A KR1019890000034 A KR 1019890000034A KR 890000034 A KR890000034 A KR 890000034A KR 920000836 B1 KR920000836 B1 KR 920000836B1
Authority
KR
South Korea
Prior art keywords
address
register
data
rom
time
Prior art date
Application number
KR1019890000034A
Other languages
English (en)
Other versions
KR900012428A (ko
Inventor
이육중
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019890000034A priority Critical patent/KR920000836B1/ko
Publication of KR900012428A publication Critical patent/KR900012428A/ko
Application granted granted Critical
Publication of KR920000836B1 publication Critical patent/KR920000836B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking

Landscapes

  • Power Sources (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

내용 없음.

Description

자동 전원오프 시간조절 회로
제1도는 이 발명의 실시예에 따른 자동 전원오프 시간조절 회로를 갖춘 계산기의 회로 구성도.
제2도는 이 발명의 실시예에 따른 플로우 챠트이다.
이 발명은 계산기 혹은 데이터 뱅크(data bank)에 있어서, 시스템을 미사용시 시스템의 내부회로에 의하여 전원이 자동으로 오프(off)되도록 하는 회로에 관한 것으로서, 특히 자동 전원오프 시간을 임의로 조절가능하도록 하는 자동 전원오프 시간조절 회로에 관한 것이다.
통상적으로 계산기나 데이터 뱅크의 전원을 자동으로 오프시키기 위한 기능을 하드웨어로 구성할 때 그 기능을 시스템의 내부회로에 내장시킨다. 따라서 시스템 내부에서는 자체 타이머(timer)의 기능에 의해 전원을 오프하게 될때 타이머의 시간오차가 발생하게 되면 전원오프 시간이 변하게 된다. 또한 사용자의 필요에 따라 전원 오프시간을 조정하기가 불가능하다.
이와같이 동작하는 통상의 계산기나 데이터 뱅크 시스템의 내부 타이머가 오동작을 하여 전원오프 시간이 일정치 않게 되는 경우 본의 아니게 사용상의 착오를 일으키게 되어 크나큰 문제점을 일으킨다.
따라서, 이 발명의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 사용자가 원하는 전원오프 시간에 전원이 오프되는 시스템을 만들기 위해 계산기나 데이터 뱅크의 키 매트릭스(key matrix)상에 프로그램 선택키와 자동 전원오프 시간을 조절할 수 있는 프로그램을 내장시킨 자동 전원오프 시간조절 회로를 제공하는데 있다.
상기한 목적을 달성하기 위해 이 발명은 데이터 뱅크의 경우 키 매트릭스상의 프로그램키를 그대로 사용하고, 계산기의 경우는 키 매트릭스상에 프로그램 선택키를 지정하고, 자동 전원오프 조절기능을 하는 프로그램이 내장된 마이크로 프로세서(microprocessor)로 구성되어 사용자가 상기한 프로그램키를 선택하고 자동 전원오프 시간을 입력함으로써 자동 전원 오프 시간이 임의로 조절될 수 있다.
이하 첨부도면을 참조하면 제1도는 일반적으로 전자계산기의 내부회로도에 이 발명의 실시예에 따른 자동전원오프 시간조절 회로의 기능을 부가한 구성을 나타낸 것이다.
도면에 도시된 바와같이 이 발명의 실시예에 따른 자동 전원오프 시간조절 회로의 구성은 계산기나 데이터 뱅크 키보드의 키 매트릭스상의 수치키와 프로그램키를 포함하는 키 매트릭스(2)와, 키 매트릭스(2)상의 어떤 키 이력에 따른 키 입력 신호발생기(1)와, 마이크로 프로세서(3)와, 그 주변회로로서 데이터채널장치인 멀티플렉서(multiplexer)(14,15,16)와, 롬(Read Only Memory, ROM)(5)과, 그 주변장치로서 선택신호를 번지내에 수신하고 축적하는 회로로 구성된 어드레스 레지스터(address register)(12)와, 출력 레지스터(output register)(13)와, 부호해독용으로서 조합회로로 구성된 인스트럭션 디코더(instruction decorder)(6)와, 롬(5)의 출력 데이터를 전달하는 멀티플렉서(17,18)와, 등속 호출 기억장치인 램(Random Access Memory, RAM)(7)과, 그 주변회로로서 램(7)의 어드레스신호를 입출력 해독 가능하도록 하는 어드레스 디코더(8.9)와, 데이터 디스플레이를 위한 세그먼트 디코더(4)와, 디스플레이용 레지스터(display register)(10)와, 화면을 구성하는 액정 표시 드라이버(LCD driver)(11)와, 일정한 주파수 발생 오실레이터(oscillactor)(19)와, 시스템 클럭 발생기(20)와, 인스트럭션 타임 발생기(status generator)(21)와, 타이머신호 발생기(22)등으로 구성된다.
상기와 같이 구성된 이 발명의 실시예에 따른 자동 전원오프 시간조절 기능을 갖는 전자계산기의 동작은 다음과 같다.
전원이 인가되면 오실레이터(19)와, 클럭 발생기(20)와, 인스트럭션 타임 발생기(21)와, 타이머 신호 발생기(22)에 의해 시스템에 클럭 신호가 제공되면서 시스템이 동작한다. 시스템이 동작될때 키 매트릭스(2)상의 선택키를 선택하게 되면 키 입력 신호발생기(1)를 통해 발생된 신호가 어드레스 레지스터(12)에 입력되고 상기한 어드레스 레지스터(12)에 의해 선택된 번지의 롬(5)의 내용이 롬 출력 레지스터(13)로 출력된다. 롬 출력 레지스터(13)를 통해 나온 데이터의 일부는 인스트럭션 디코더(6)를 거침으로써 명령을 수행하는 컨트롤 변수(control variable)가 되고, 일부의 데이터는 다음에 억세스할 롬(5)의 번지 지정을 위해 어드레스 레지스터(12)로 입력되고, 나머지 데이터는 램(7)의 번지 지정을 위해 각각 멀티플렉서(17,18)를 거쳐 어드레스 디코더(8,9)로 입력된다. 따라서 어드레스 디코더(8,9)가 가리키는 램(7)의 번지에서 데이터(자동 전원오프 시간 데이터)가 멀티플렉서(14)와 마이크로 프로세서(3)와, 멀티플렉서(15)를 거쳐서 램(7)에 저장되거나 램(7)으로부터 데이터가 읽혀진다.
이와같이 램(7)에 저장된 키 데이터는 상기한 마이크로 프로세서(3)가 키 데이터를 필요로 할때마다 언제나 사용할 수 있는 상태로 유지된다.
만약 마이크로 프로세서(3)가 램(7)에 저장된 키 데이터 값을 부르게 되면 키 데이터는 멀티플렉서(14,16)를 거쳐 마이크로 프로세서(3)에 인가된다. 마이크로 프로세서(3)에 인가된 키 데이터는 마이크로 프로세서(3)의 정보처리 과정을 거쳐 멀티플렉서(15)에서, 세그먼트 디코더(4)에서 처리된 정보와 함께 다시 램(7)에 저장된다.
또한, 상기한 램(7)에 저장된 데이터는 디스플레이 레지스터(10)로 호출되어 액정표시 드라이버(11)를 통하게 됨으로써 이를 사용자가 볼수 있게 된다.
이와 같은 하드웨어적인 동작에 있어서, 소프트웨어가 첨가된 이 발명의 전원 자동오프 시간의 조절 과정을 제1도와 제2도를 참조하여 설명하면 다음과 같다.
전원이 시스템에 인가되면 오실레이터(19)에 의한 시스템 클럭 발생기(20)의 동작으로부터 이 발명의 회로시스템은 동작이 시작된다.
시스템이 동작되는 초기 상태에서는 롬(5)의 레지스터 번지에는 하드웨어 구성시 자동 전원 오프 시간 데이터를 내장시키게 된다.
이때 계산기나 데이터 뱅크를 사용하다가 자동 전원오프 시간이 해당되면 전원이 오프된다.
타이머 신호 발생기(22)의 동작은 전원이 온된 상태에서 일정하게 타이머 신호가 발생하며, 마지막 키 입력후 타이머 신호가 발생하면 룸 출력 레지스터(13)에 의해 데이터 값이 출력되고 인스트럭션 디코더(6)에서 자동 전원오프 시간 데이터와 비교하여 카운트하게 된다.
카운트가 시작되어 마지막으로 ″0″이 되면 전원은 오프된다. 이때 사용자가 자동 전원오프 시간을 조절하기 위해 키보드의 키 매트릭스(2)상에 있는 프로그램키를 선택하게 되면 키 입력선에 연결된 키 입력신호 발생기(1)로부터 램 어드레스가 진전되어 제2도에 있는 키 분류를 거쳐 키 레지스터 값을 8로 하여 램(7)에 저장한다. 상기한 키 레지스터는 램(7)의 번지 중에서 일부를 지정하여 사용한다. 또 수치키를 선택하여 데이터 값을 롬(5)에 어드레스시키게 되면 명령을 실행하기 위해 롬(5)에 저장된 수치키에 의한 데이터 값이 램 어드레스 디코더(9)에 읽혀지고 따라서 램 어드레스 디코더(9)에 의해 램(7)의 번지가 지정된다.
그러므로 상기 자동 전원오프 시간 데이터가 마이크로 프로세서(3)에 인가되어 멀티플렉서(15)를 거쳐 램(7)에 저장된다.
이때 램(7)에 저장된 자동 전원오프 시간 데이터 값은 사용자가 입력시킨 10진수로, 원하는 자동 전원오프 시간값에 따라 다른 값을 갖게 된다.
프로그램 신호를 인가받은 마이크로 프로세서(3)는 키 레지스터 데이터 값을 비교하여 데이터 값이 ″9″이면 입력 데이터 레지스터에 새롭게 입력된 데이터 값을 자동 전원오프 시간 레지스터에 이동시키고 새롭게 입력된 데이터 값을 가지고 있던 입력 데이터 레지스터는 클리어(clear)된다. 상기한 입력 데이터 레지스터와 자동 전원오프 시간 레지스터도 키 레지스터와 마찬가지로 램(7)의 번지 중에서 일부를 지정하여 사용한다.
이때 새로운 데이터 값은 램(7)으로 돌아가 자동 전원오프 시간 레지스터에 보관되는 것이다. 이와같이 자동 전원오프 시간 레지스터에 데이터 값이 새롭게 설정되면 데이터 값을 가지고 있는 계산기나 데이터 뱅크는 마지막 키 실행후 타이머 신호에 의해 실행하게 된다.
이때 타이머 동작을 살펴보면 타이머 기능을 갖는 마이크로 프로세서(3)로 타이머 동작신호가 인가되면 마이크로 프로세서(3)는 이를 선택하여 램(7)으로 부터 자동 전원오프 시간값을 인가받아 ″-1″의 값으로 데이터 값을 감산해나가고 끝을 데이터 값이 ″0″이 되면 전원은 오프가 된다. 이때 전자계산기나 데이터 뱅크의 실행과정에서 또다시 자동 전원오프 시간을 설정하기 위해 롬(5)에 프로그램키에 의한 프로그램 선택신호와 수치키에 의해 선택된 데이터 값이 인가되면 롬(5)은 이를 분류 어드레스하여 상기와 같이 멀티플렉서(17)를 통해 롬(7)에 데이터 값을 저장한다.
그러나 프로그램키를 선택함에 있어 마이크로 프로세서(9)는 자동 전원오프 시간 조절기능인가 아니면 보통 사용되는 프로그램 선택 기능 인가를 판단하여 실행하고, 만약 자동 전원오프 시간 조절기능이라고 판단되면 자동 전원오프 키 레지스터에 저장된 데이터 값이 ″8″인가를 판단하여 ″8″임이 판명되면 ″+1″을 하여 데이터 값을 ″9″로 만들어 새로운 데이터 값이 자동 전원오프 시간 레지스터에 입력되도록 루틴(routine)시킨다.
이와같이 데이터값이 ″9″가 된 자동 전원오프 시간 레지스터에는 마이크로 프로세서(3)의 판단에 의해 새로운 자동전원 오프시간 입력은 데이터 값으로 이동되고 따라서 램(7)에는 새로운 데이터 값으로 저장된다.
이와같은 동작을 하는 이 발명의 실시예에 따른 자동 전원 시간조절 회로는 사용자가 적절한 자동 전원오프 시간을 조절할 수 있으므로 사용상에 불필요한 전원 소모를 줄일 수 있고, 타이머 오동작으로 인한 시간에 전원이 오프되는 현상을 제거하게 되어 고성능의 계산기나 데이터 뱅크를 얻을 수 있는 효과가 있다.

Claims (1)

  1. 계산기나 데이터 뱅크 키보드의 키 매트릭스 상의 수치키와 프로그램키를 포함하는 키 매트릭스와; 상기한 키 매트릭스에 연결되어 키 매트릭스 상의 어떤 키 입력에 따라 출력신호를 발생하는 키 입력신호 발생기와; 전체 회로의 동작을 제어하는 마이크로 프로세서와; 상기한 마이크로 프로세서의 주변회로로서 데이터채널장치인 멀티플렉서와; 자동전원 오프시간을 임의의 시간에 전원이 오프되도록 입력데이터를 자동전원 오프시간 레지스터로 이동시킬 수 있는 프로그램을 내장한 롬과; 상기한 롬의 주변장치로서 선택신호를 번지내에 수신하고 축적하는 회로로 구성된 롬 어드레스 레지스터와; 롬에 연결되어 롬 어드레스 레지스터에 의해 지정된 번지의 롬의 데이터를 저장하는 출력 레지스터와; 상기한 출력 레지스터에 연결되어 출력 레지스터에 저장된 데이터의 일부를 부호 해독하는 조합회로로 구성된 인스트럭션 디코더와; 출력 레지스터에 연결되어 롬의 출력 데이터를 전달하는 멀티플렉서와; 상기한 멀티플렉서에 연결되어 어드레스신호를 출력하는 어드레스 디코더와; 상기한 어드레스 디코더에 연결되어 어드레스 디코더에 의해 지정된 번지에서 데이터를 읽거나 저장하는 등속 호출 기억장치인 램과; 램에 연결되어 램에 저장된 데이터의 디스플레이를 위한 디스플레이 레지스터와; 디스플레이 레지스터에 연결되어 화면을 구성하는 액정 표시 드라이버와; 일정한 타임 신호를 발생하는 타이머 신호 발생기등으로 이루어지는 것을 특징으로 하는 자동 전원 오프 시간 조절회로.
KR1019890000034A 1989-01-05 1989-01-05 자동 전원오프 시간조절 회로 KR920000836B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890000034A KR920000836B1 (ko) 1989-01-05 1989-01-05 자동 전원오프 시간조절 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890000034A KR920000836B1 (ko) 1989-01-05 1989-01-05 자동 전원오프 시간조절 회로

Publications (2)

Publication Number Publication Date
KR900012428A KR900012428A (ko) 1990-08-04
KR920000836B1 true KR920000836B1 (ko) 1992-01-30

Family

ID=19283012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890000034A KR920000836B1 (ko) 1989-01-05 1989-01-05 자동 전원오프 시간조절 회로

Country Status (1)

Country Link
KR (1) KR920000836B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378267B1 (en) 2002-05-16 2008-05-27 Cheil Jedang Corporation Method for L-threonine production
US7851180B2 (en) 2008-04-04 2010-12-14 Cj Cheiljedang Corporation Microorganism producing L-methionine precursor and the method of producing L-methionine precursor using the microorganism

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378267B1 (en) 2002-05-16 2008-05-27 Cheil Jedang Corporation Method for L-threonine production
US7851180B2 (en) 2008-04-04 2010-12-14 Cj Cheiljedang Corporation Microorganism producing L-methionine precursor and the method of producing L-methionine precursor using the microorganism

Also Published As

Publication number Publication date
KR900012428A (ko) 1990-08-04

Similar Documents

Publication Publication Date Title
CA2040014C (en) Display control device for reducing power consumption of display units
US5774703A (en) Data processing system having a register controllable speed
US4981296A (en) Data processing machine with interrupt control for varying processing speed
US5073943A (en) Automotive audio system having active controls in reduced power state
KR950005225B1 (ko) 데이타 처리장치, 전원 콘트롤러 및 디스플레이 장치
US5479645A (en) Portable computer capable of switching CPU clocks
KR920000836B1 (ko) 자동 전원오프 시간조절 회로
JP3176687B2 (ja) 情報処理装置および電源制御装置
US3678466A (en) Electronic calculator
KR100403403B1 (ko) 저전력 동작용 구분 디코더 회로
US5047759A (en) Image display system
KR100201513B1 (ko) 싱글 칩 마이크로컴퓨터 및 그것을 내장한 전자기기
JP3197123B2 (ja) キャラクタ表示データ書込み装置
JPH0683616A (ja) 半導体集積回路
JP2759384B2 (ja) 電子機器
JPS5916029A (ja) 電子装置の起動回路
JPH036724A (ja) 情報処理装置
JP3597548B2 (ja) ディジタルシグナルプロセッサ
JP3131918B2 (ja) メモリ装置
JP2729012B2 (ja) マイクロプロセッサの低消費電力化回路
KR100488536B1 (ko) 마이크로프로세서제어회로
KR950015047A (ko) 3.5"플로피 디스크 드라이브내장형 디스플레이모듈
JPH026996A (ja) 表示装置
JPH01181146A (ja) シングルチップマイクロコンピュータ
JP2846876B2 (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051206

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee