KR910020943A - 디램의 커패시터 제조방법 - Google Patents
디램의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR910020943A KR910020943A KR1019900006479A KR900006479A KR910020943A KR 910020943 A KR910020943 A KR 910020943A KR 1019900006479 A KR1019900006479 A KR 1019900006479A KR 900006479 A KR900006479 A KR 900006479A KR 910020943 A KR910020943 A KR 910020943A
- Authority
- KR
- South Korea
- Prior art keywords
- poly
- storage
- forming
- dram manufacturing
- intrinsic
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000003860 storage Methods 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 커패시터를 나타낸 단면도.
Claims (1)
- 기판(1)위에 폴리게이트(2)와 n+도핑영역(3) 및 LTO(4)를 형성하고 그위에 스토리지폴리(5)를 디포지션하여 PoCL3를 도핑하는 것에 있어서, 상기 스포리지폴리(5)위에 진성폴리(6)를 얇게 디포지션 하고 이들 스토리지폴리(5)와 진성폴리(6)를 에칭하여 스토리지노드 패턴 형성후 통상의 ONO층(7)과 플레이트폴리(6)를 형성함을 특징으로 하는 디렘의 커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900006479A KR910020943A (ko) | 1990-05-08 | 1990-05-08 | 디램의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900006479A KR910020943A (ko) | 1990-05-08 | 1990-05-08 | 디램의 커패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR910020943A true KR910020943A (ko) | 1991-12-20 |
Family
ID=67482655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900006479A KR910020943A (ko) | 1990-05-08 | 1990-05-08 | 디램의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910020943A (ko) |
-
1990
- 1990-05-08 KR KR1019900006479A patent/KR910020943A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930003380A (ko) | 반도체기억장치의 커패시터 및 그 제조방법 | |
| KR910020943A (ko) | 디램의 커패시터 제조방법 | |
| KR960005996A (ko) | 갈륨비소집적회로장치 및 그 제조방법 | |
| KR960043215A (ko) | 고유전체막 커패시터의 제조방법 | |
| KR930005205A (ko) | 캐패시턴스 증가 디램(dram)의 제조방법 | |
| KR920008862A (ko) | 고용량의 커패시터를 갖는 반도체 장치의 제조방법 | |
| KR930001494A (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR910005301A (ko) | 고집적 디램 셀의 제조방법 | |
| KR940018978A (ko) | 반도체 장치의 저장용 캐패시터 노드 구조 및 제조방법 | |
| KR910001764A (ko) | 이중 적층 캐패시터 다이나믹램셀 제조방법 및 구조 | |
| KR930006914A (ko) | Dram용 3차원 캐패시터 제조방법 | |
| KR920020726A (ko) | 캐패시터용 유전막 형성 방법 | |
| KR940016767A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR910019213A (ko) | 디램의 스택 트렌치 커패시터 셀의 제조방법 | |
| KR920022520A (ko) | 디램셀 제조 방법 | |
| KR960019718A (ko) | 캐패시터 구조 및 그 제조 방법 | |
| KR970060385A (ko) | 가드링을 구비하는 반도체장치 및 이를 이용한 콘택 형성방법 | |
| KR920010677A (ko) | 금속화 필름 콘덴서 및 그의 제조 방법 | |
| KR960019734A (ko) | 반도체 메모리 장치의 커패시터 제조방법 | |
| KR940001396A (ko) | 디램 셀의 구조 및 제조방법 | |
| KR970018225A (ko) | 게이트 유전막 및 형성방법 | |
| KR960026649A (ko) | 커플링 노이즈 감소를 위한 반도체장치 및 그 제조방법 | |
| KR920003471A (ko) | T형 게이트의 스택셀 제조방법 | |
| KR900002461A (ko) | Sstc 디램셀 및 그 제조방법 | |
| TW370726B (en) | Method of manufacturing capacitors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |