KR910010518A - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR910010518A KR910010518A KR1019900018470A KR900018470A KR910010518A KR 910010518 A KR910010518 A KR 910010518A KR 1019900018470 A KR1019900018470 A KR 1019900018470A KR 900018470 A KR900018470 A KR 900018470A KR 910010518 A KR910010518 A KR 910010518A
- Authority
- KR
- South Korea
- Prior art keywords
- data signal
- bit
- signal lines
- voltage
- bit line
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 5
- 101000801058 Homo sapiens TM2 domain-containing protein 2 Proteins 0.000 claims 1
- 102100033691 TM2 domain-containing protein 2 Human genes 0.000 claims 1
- 230000003213 activating effect Effects 0.000 claims 1
- 230000000153 supplemental effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명을 구현하는 랜덤 엑세스 메모리 장치의 배열의 도시한 회로도,
제6도는 본 발명을 구현하는 다른 랜덤 엑세스 메모리 장치의 배열을 도시한 회로도,
제7도는 본 발명을 구현하는 또다른 랜덤 엑세스 메모리 장치의 배열을 도시한 회로도.
Claims (2)
- 열 및 로우와 저장 데이타 비트에 각각 배치되는 복수의 메모리 셀(M11/Mm1/M1m/M1n)과, 상기 메모리 셀의 열에 각각 결합되며, 상기 제1비트 라인(BL1) 및 상기 제1비트 라인과 쌍으로 되는 제2비트 라인(BL2)을 가지는 복수의 비트 라인쌍(BLP1, BLPm)과 상기 메모리 셀의 로우에 각각 결합되며, 상기 복수의 비트라인쌍 상의 전압 레벨의 적은 전압차를 발생시키기 위해 상기 메모리 셀을 선택적으로 활성화시키는 복수의 워드라인(W1/Wm)과, 상기 복수의 비트 라인쌍에 각각 결합되는 복수의 센스 증폭기 회로(SA1/SAm)와, 여기서, 상기 복수의 센스 증폭기 회로 각각은 제1전압원(Vcc)과 상기 제1 및 제2비트 라인중의 하나 사이에 제1전류 통로(Q43또는 Q44)를 제공하며, 제2전압원과 상기 관련 비트 라인쌍 상의 상기 적은 차에 의해 상기 제1 및 제2전압원중의 나머지 하나 사이에 제2전류 통로(Q45 또는Q46)을 제공하며, 제1 및 제2데이타 신호 라인(44a/44b)과, 상기 제1 및 제2데이타 신호 라인과 상기 복수의 비트 라인쌍중의 한 비트 라인쌍의 제1 및 제2비트 라인을 상호 접속시키는 열선택기 회로(43)와, 상기 제1전압원과 상기 제1 및 제2데이타 신호라인 사이에 각각 결합되며, 상기 제1 및 제2데이타 신호 라인상의전압 레벨이 예정된 전압 범위내에서 변경되도록 상기 제1 및 제2데이타 신호 통로에 보충 전류를 제공하는 제3 및 제4전류 통로(Q50/Q51)를 구비하는 반도체 메모리 장치에 있어서, 제5전류 통로(Q41:71:Q81/81)가 상기 제1 및 제2데이타 신호 라인 사이에 결합되어 상기 제1전압원에서의 전압 레벨이 변동할 때, 상기 제1 및 제2데이타 신호 라인중의 한 라인상의 전압 레벨이 상기 제1 및 제2데이타 신호라인중의 나머지 라인 상의 전압 레벨을 따르는 것을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 반도체 소자는 상기 제1전압원과 상기 제1 및 제2데이타 신호 라인 사이에 결합되며, 드레인 노드에 각각 결합된 각각의 게이트 전극을 가지는 제6 및 제7 전류 통로를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1299320A JPH03160689A (ja) | 1989-11-17 | 1989-11-17 | 半導体メモリ |
JP1-299320 | 1989-11-17 | ||
JP299320 | 1989-11-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910010518A true KR910010518A (ko) | 1991-06-29 |
KR940005685B1 KR940005685B1 (ko) | 1994-06-22 |
Family
ID=17871015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900018470A KR940005685B1 (ko) | 1989-11-17 | 1990-11-15 | 반도체 메모리 소자 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5124947A (ko) |
EP (1) | EP0429018B1 (ko) |
JP (1) | JPH03160689A (ko) |
KR (1) | KR940005685B1 (ko) |
DE (1) | DE69025133T2 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2596180B2 (ja) * | 1990-05-28 | 1997-04-02 | 日本電気株式会社 | 半導体集積メモリ回路 |
JP2748053B2 (ja) * | 1991-07-23 | 1998-05-06 | 三菱電機株式会社 | 半導体記憶装置 |
JP2991546B2 (ja) * | 1991-10-07 | 1999-12-20 | 株式会社東芝 | 半導体集積回路 |
KR0127263B1 (ko) * | 1993-02-23 | 1997-12-29 | 사토 후미오 | 반도체 집적회로 |
DE4437493A1 (de) * | 1994-10-20 | 1996-04-25 | Werner Siegert | Laserstrahlgerät zur Rotationsnivellierung |
US7471569B2 (en) * | 2005-06-15 | 2008-12-30 | Infineon Technologies Ag | Memory having parity error correction |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6032911B2 (ja) * | 1979-07-26 | 1985-07-31 | 株式会社東芝 | 半導体記憶装置 |
JPS595989B2 (ja) * | 1980-02-16 | 1984-02-08 | 富士通株式会社 | スタティック型ランダムアクセスメモリ |
JPS61237290A (ja) * | 1985-04-12 | 1986-10-22 | Sony Corp | ビツト線駆動回路 |
US4740921A (en) * | 1985-10-04 | 1988-04-26 | Motorola, Inc. | Precharge of a dram data line to an intermediate voltage |
JPH0642318B2 (ja) * | 1988-01-18 | 1994-06-01 | 株式会社東芝 | 半導体メモリ |
-
1989
- 1989-11-17 JP JP1299320A patent/JPH03160689A/ja active Pending
-
1990
- 1990-11-15 KR KR1019900018470A patent/KR940005685B1/ko not_active IP Right Cessation
- 1990-11-16 DE DE69025133T patent/DE69025133T2/de not_active Expired - Fee Related
- 1990-11-16 EP EP90121957A patent/EP0429018B1/en not_active Expired - Lifetime
- 1990-11-19 US US07/615,738 patent/US5124947A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0429018B1 (en) | 1996-01-31 |
JPH03160689A (ja) | 1991-07-10 |
KR940005685B1 (ko) | 1994-06-22 |
US5124947A (en) | 1992-06-23 |
DE69025133D1 (de) | 1996-03-14 |
DE69025133T2 (de) | 1996-07-18 |
EP0429018A2 (en) | 1991-05-29 |
EP0429018A3 (en) | 1992-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880004479A (ko) | 다이나믹형 반도체기억장치 | |
KR890015273A (ko) | 불휘발성 반도체기억장치 | |
KR930014588A (ko) | 반도체 기억장치 | |
KR930011006A (ko) | 반도체 집적 회로 | |
KR860003603A (ko) | 반도체 메모리 | |
US4791616A (en) | Semiconductor memory device | |
KR920022291A (ko) | 프리챠지된 비트선을 갖는 멀티 포트 메모리 장치 | |
KR880013172A (ko) | 반도체 메모리 | |
US5361233A (en) | Semiconductor memory apparatus | |
US5848012A (en) | Semiconductor memory device having hierarchical bit line structure employing improved bit line precharging system | |
KR930005017A (ko) | 반도체 dram 장치 | |
KR870008320A (ko) | 상이형 메모리셀로 구성되는 반도체 메모리장치 | |
US4045785A (en) | Sense amplifier for static memory device | |
EP0456195B1 (en) | Random access memory with redundancy relief circuit | |
US6434072B2 (en) | Row decoded biasing of sense amplifier for improved one's margin | |
EP0088421A2 (en) | Semiconductor memory device having tunnel diodes | |
KR910013285A (ko) | 불휘발성 반도체메모리 | |
US5040143A (en) | Semiconductor memory device | |
KR880008340A (ko) | Cmos 게이트 어레이의 고밀도 rom | |
CA1160742A (en) | Static ram memory cell | |
US4734889A (en) | Semiconductor memory | |
KR910010518A (ko) | 반도체 메모리 장치 | |
KR940020565A (ko) | 반도체 집적회로(semiconductor integrated circuit) | |
KR910006994A (ko) | 센스 앰프회로 | |
US6316812B1 (en) | Static semiconductor memory device with expanded operating voltage range |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020610 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |