KR910010300A - 프로그래머블 콘트롤러의 제어부 - Google Patents
프로그래머블 콘트롤러의 제어부 Download PDFInfo
- Publication number
- KR910010300A KR910010300A KR1019890015876A KR890015876A KR910010300A KR 910010300 A KR910010300 A KR 910010300A KR 1019890015876 A KR1019890015876 A KR 1019890015876A KR 890015876 A KR890015876 A KR 890015876A KR 910010300 A KR910010300 A KR 910010300A
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- control
- storage means
- programmable controller
- central processing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따를 프로그래머블 콘트롤러의 제어부를 도시한 개략적인 블럭도.
Claims (1)
- 제어명령을 디코더하고 각종 기능명령을 처리하는 중앙처리장치(10), 사용자의 순서논리 프로그램에 따라 접점데이타를 순서적으로 연산처리하는 비트연산 처리회로(11), 상기 중앙처리장치(10)를 위한 제1기억수단(24, 25, 26), 상기 비트연산 처리회로를 위한 제2기억수단(27, 28)을 포함하는 프로그래머블 콘트롤러의 제어부에 있어서, 상기 중앙처리장치(10)와 상기 제1기억수단(24, 25, 26)을 직접 연걸하는 제1버스수단(16, 17)과 ; 상기 비트연산 처리회로(11)와 제2기억수단(27, 28)을 직접 연결하는 제2버스수단(31, 32)과 ; 상기 제1버스수단(16,17) 및 상기 제2버스수단(31, 32)를 연결하는 수단으로 중앙처리장치(10)로 부터의 제어신호에 따라 선택적으로 상기 제1버스수단(16, 17) 및 상기 제2버스수단(31, 32)를 물리적으로 분리시키는 버스제어수단(20, 21)과 ; 상기 중앙처리장치(10)로 부터의 제어신호에 따라 상기 제2기억수단(27, 28)에 기록 및 독출신호를 선택적으로 공급하는 기록 및 독출신호 제어수단(22, 23)을 포함하는 것을 특징으로하는 프로그래머블 콘트롤러의 제어부.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890015876A KR920005229B1 (ko) | 1989-11-02 | 1989-11-02 | 프로그래머블 콘트롤러의 제어부 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890015876A KR920005229B1 (ko) | 1989-11-02 | 1989-11-02 | 프로그래머블 콘트롤러의 제어부 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910010300A true KR910010300A (ko) | 1991-06-29 |
| KR920005229B1 KR920005229B1 (ko) | 1992-06-29 |
Family
ID=19291287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890015876A KR920005229B1 (ko) | 1989-11-02 | 1989-11-02 | 프로그래머블 콘트롤러의 제어부 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920005229B1 (ko) |
-
1989
- 1989-11-02 KR KR1019890015876A patent/KR920005229B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR920005229B1 (ko) | 1992-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890007157A (ko) | 데이타 프로세서 | |
| KR860003556A (ko) | 인터럽트 제어 시스템 | |
| EP0368655A3 (en) | Communication system using a common memory | |
| KR880003252A (ko) | 마이크로 프로세서 | |
| KR960018880A (ko) | 배경 모드에서 투명 동작을 갖는 데이타 처리기 및 그 방법 | |
| KR880013073A (ko) | 메모리 시스템 | |
| MY111859A (en) | Transmission signal processing circuit which can determine an optimum stuff threshold value correspon- ding to a sort of a tributary unit of an input signal | |
| KR910005208A (ko) | 학습 장치 | |
| KR910010300A (ko) | 프로그래머블 콘트롤러의 제어부 | |
| KR900005303A (ko) | 데이타 처리 장치 | |
| KR970066899A (ko) | 데이터 프로세서, 데이터 처리 시스템, 및 데이터 프로세서를 이용한 외부장치로의 액세스 방법 | |
| JPS6436339A (en) | Self-diagnosis system | |
| JPS54107235A (en) | Interrupt control system | |
| JPH022751U (ko) | ||
| EP0366458A3 (en) | Data processing system wherein a simple peripheral control arrangement enables a cpu to access an enlarged address area | |
| JP2956077B2 (ja) | 制御記憶回路 | |
| KR910010299A (ko) | 프로그래머블 콘트롤러의 비트연산 처리회로 | |
| JPH02181249A (ja) | 周辺制御装置 | |
| DE59302054D1 (de) | Verfahren zur Reset-Erzeugung in Datenverarbeitungsanlagen | |
| JPS6118051A (ja) | 電子機器 | |
| JPS6020099U (ja) | Ｐ−ｒｏｍ書込器 | |
| JPH0196047U (ko) | ||
| KR890015139A (ko) | 컴퓨터의 의사(pseudo) 디스크램 시스탬 | |
| KR970063245A (ko) | 에스 · 램 인터페이스 회로 | |
| KR900010573A (ko) | 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |