KR910009668B1 - 비트 에러율 측정장치 - Google Patents

Abstract

내용 없음.

Description

비트 에러율 측정장치

제1도는 종래의 비트 에러율 측정방식도.

제2도는 제1도의 각부 동작파형도.

제3도는 본 발명의 비트 에러율 측정 및 경보장치의 구성도.

제4도는 제3도의 각부 동작파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 타이머 DF1-DF4 : D 플립플롭

JF : JK 플립플롭 AG1 : 앤드게이트

NG : 낸드게이트 IG1 : 인버터

본 발명은 디지털 전송장치에서 데이터의 비트 에러율을 측정하여 에러발생시 경보를 발생할 수 있는 장치에 관한 것이다.

일반적으로 디지털 전송장치에서는 데이터 전송중에 발생될 수 있는 에러율(Bit Eroor Rate : BER)을 측정하게 된다. 상기 비트 에러율(이하 BER이라 칭함)의 계산식은 하기 (1)식과 같다.

상기와 같은 비트 에러율은 측정하는 종래의 방식은 제1도와 같은 모노 멀티 바이브레이터(mono multivibrator)를 이용하였다 상기 방식은 모노 멀티 바이브레이터의 외부 저항(R1) 및 캐패시터(C1)의 시정수에 의해 1회의 에러 데이터 입력에 대한 트리거링(triggering) 상태를 T시간 동안 지속시키게 된다. 즉 (2a)와 같은 에러 데이터 발생시(2b)와 같이 T시간 동안 지속시켜 BER 경보를 발생시킨다. 따라서 상기와 같은 종래의 BER 측정방식으로 측정 에러 데이터 개수(N)는 1이며,

이상의 BER에 대해서 상기 모노 멀티 바이브레이터는 항상 “하이”상태를 유지하게 된다. 상기 상태는 결국 일정 수준이상의 데이터 에러가 발생되었음을 의미하며, 이 출력으로 LED등을 구동하여 경보 발생시켰다. 예를들면 주파수(F)가 1.544MHZ이고 측정시간(T)을 100ms하였을 경우 BER은 상기(1)식에 의해 하기 (2)식과 같이 결정된다.

그러나 상기와 같은 종래의 BER 측정방식은 오직 1개의 에러 데이터에 의해 BER을 측정하므로 확률적으로 부정확했으며, 다중화 장치등과 같은 디지털 전송장치에 여러 채널에 대한 동일한 BER 측정을 하고자 할시 저항 및 캐패시터등의 아날로그 소자에 의해 집적화가 어려운 문제점등이 있었다.

따라서 본 발명의 목적은 디지털 전송장치에서 데이터의 비트 에러율 측정시 일정 주기동안에 발생되는 소정 개수의 에러 데이터를 측정하여 정확한 비트 에러율을 측정할 수 있는 장치를 제공함에 있다.

본 발명의 또다른 목적은 아날로그 소자를 사용하지 않으므로서 집적화가 용이한 비트 에러율 측정장치를 제공함에 있다.

이하 본 발명을 도면을 참조하여 상세히 설명한다.

제3도는 본 발명의 구체적 일실시예도로서, 비트 에러율의 측정주기 신호(T)를 발생하는 타이머(10)와, D 플립플롭(DF1,DF2) 및 앤드게이트(AG1)로 구성되어 상기 측정주기 신호(T)를 제1클럭에 의해 소정 지연하여 제1 및 반전상태의 제2신호를 발생하는 동시에 상기 측정주기 신호(T) 및 제2신호를 논리곱하여 제2클럭을 발생하는 수단과, D 플립플롭(DF3) 및 낸드게이트(NG1)로 구성되어 상기 제1신호를 제1 클럭에 의해 반전 지연한 후, 이 신호와 상기 제1신호를 부논리곱하여 리세트 신호를 발생하는 수단과, 카운터(GNT), 인버터(IG1) 및 JK 플립플롭(JF1)으로 구성되어 에러 데이터 개수를 카운트하며, 상기 리세트 신호 발생 이전에 기준 에러 데이터수 이상 발생시 경보신호를 발생하는 에러율 측정수단과, 상기 경보 신호 발생시 상기 제2클럭에 의해 다음 측정주기까지 경보상태를 유지하는 D 플립플롭(DF4)로 구성된다.

제4도는 상기 제3도의 각부 동작파형도로서, 측정주기 신호(T) 발생시 제1클럭에 의해 제2클럭 및 리세트 신호를 발생하며, 측정주기 동안 기준 에러 데이터수 이상의 에러 데이터발생시 상기 제2클럭에 의해 BER 경보가 발생됨을 도시하고 있다.

상술한 구성에 의거 본 발명을 제4도를 참조하여 상세히 설명한다.

먼저 타이머(10)는 (4a)와 같이 일정주기로 BER을 측정하기 위한 측정주기 신호(T)를 발생한다. 이때 상기 타이머(10)는 시스템내부의 적당한 타이밍 로직(timing Iogic)이나 외부타이머(timer 555)등을 이용하면 된다. 상기 측정주기 신호(T)는 D 플립플롭(DF1)에서 (4b)와 같은 제1클럭(CLK1)에 동기된 후, D 플립플롭(DF1)에서 1비트 지연되어 출력단자(Q)로 (4d)와 같은 제1신호를, 반전출력단자

로 (4c)와 같은 제2 신호를 출력한다.

이때 (4c)와 같은 제2신호는 (4a)와 같은 측정주기 신호(T)와 함께 앤드게이트(AG1)에서 논리곱되어 (4f)와 같은 제2클럭신호가 된다.

또한 상기 (4d)와 같은 제1 신호는 D 플립플롭(DF3)에서 제1클럭에 의해 (4e)와 같이 반전 지연된 후, 낸드게이트(NG1)에서 지연된 신호와 부논리곱되어 (4g)와 같은 리세트 신호로 된다. 여기서 상기 리세트 신호는 카운터(CNT)의 에러 데이터 카운팅 동작의 개시신호가 되며, 제2클럭은 BER 경보신호 발생시 리드클럭이 된다. 이때 상기 제1클럭은 타이머(10)의 측정주기 신호(T)와 비동기이며, 단순히 BER 경보 리드클럭인 제2클럭과 카운터(CNT)의 리세트 폭을 결정하는 리세트 신호를 발생하는데 이용되므로, 시스템 내부에서 사용되는 가장 높은 주파수의 클럭을 이용하는 것이 좋다. 이는 제2 클럭 및 리세트 신호의 폭을 좁게하여 카운터(CNT)의 주기를 크게 함으로서 에러 데이터수를 더 많이 셀수 있게 하기 위함이다.

상기와 같이 결정된 제2클릭 및 리세트 신호는 측정하고자 하는 전체채널로 동시에 송출된다. 먼저 (4g)와 같은 상기 리세트 신호는 카운터(CNT) 및 JK 플립플롭(JF1)으로 인가되며, 이 신호에 의해 카운터(CNT)는 초기치를 로드하며, JK 플립플롭(JF1)은 리세트되므로 에러 데이터를 카운트할 수 있게 된다. 상기 카운터(CNT)는 초기치를 로드한 후 에러 데이터를 클럭으로 하여 N개의 에러 데이터 발생 유무를 카운트하게 되는데, 에러 데이터는 측정하고자 하는 에러 데이터율의 1비트에 대한 에러를 의미한다. 그러므로 상기 카운터(CNT)는 상기 리세트 신호 발생후 다음 리세트 신호 발생시까지 N개의 에러 데이터를 카운트하지 못하면, 캐리 출력단자(CO)로 출력을 발생하지 못하며, 이 상태는 전송되는 데이터의 BER이 정상임을 의미한다. 그러나 상기 구간에서 (4h)와 같이 N개의 에러 데이터를 카운트하게 되면, (4i)와 같이 캐리 출력을 발생하게 되며, 이로 인해 JK 플립플롭(JF1)은 캐리 출력이 “하이”상태 일시 인버터(OG1)를 통한 에러 데이터에 의해 토글(toggle)되어 (4j)와 같이 출력단자(Q)로 “하이”상태의 BER 경보신호를 발생하게 된다.

그리고 반전출력단자

로 (4K)와 같이 “로우”신호를 발생하여 상기 카운터(CNT)로 카운팅 중지신호를 공급하며, 이로인해 카운터(CNT)는 N번째 이후에 발생되는 에러 데이터를 카운트하지 않는다.

상기와 같이 JK 플립플롭(JF1)에서 (4j)와 같이 BER 경보신호를 발생하면, D 플립플롭(DF4)는 (4I)과 같이 제2클럭에 의해 상기 경보신호를 다음 측정주기(T) 동안 유지시킨다. 따라서 연속적인 측정주기(T)동안 N개 이상의 에러 데이터가 발생되면, D 플립플롭(DF4)는 “하이”상태를 유지하게 되며, 이로인해 BER 경보상태를 인식할 수 있게 된다.

상술한 바와 같이 임의의 BER 측정주기 동안 발생하여도 데이터 처리에 지장이 없는 소정갯수의 기준 에러 데이터를 설정한 후, 이를 기준으로 BER을 측정하므로서 정확한 BER을 측정할 수 있으며, 아날로그 소자를 사용하지 않으므로 동시에 여러채널의 BER 측정시에도 집적화가 용이한 이점이 있다.

Claims (3)

1. 디지털 전송장치의 비트 에러율 측정장치에 있어서, 비트 에러율의 측정주기 신호를 발생하는 타이머와, 상기 측정주기 신호를 제1클럭을 이용하여 소정 지연 후 상기 측정주기 신호와 지연측정주기 신호를 논리조합하여 경보신호 리드용 제2클럭을 발생하는 수단과, 상기 지연측정주기 신호를 제1클럭을 이용하여 소정 지연한 후 지연주기 만큼의 폭을 갖는 리세트 신호를 발생하는 수단과, 상기 리세트 신호 발생지점에서 에러 데이터 개수를 카운트하며, 기준 에러 데이터 개수 이상 카운트시 경보신호를 발생하는 카운팅수단과, 상기 경보신호 발생시 상기 제2클럭에 의해 다음 측정주기 시작전까지 카운트동작을 중지시키며 경보신호를 유지하는 수단으로 구성됨을 특징으로 하는 비트 에러율 측정장치.
2. 제1항에 있어서, 카운팅 수단이 상기 리세트 신호에 의해 초기치를 로드한 후 에러 데이터를 클럭으로 하여 에러 데이터를 카운트하며, 기준에러 데이터 개수 카운트시 캐리신호를 발생하는 카운터와, 상기 카운터에서 캐리신호 발생시 상기 에러 데이터의 반전신호에 의해 토글되어 경보신호를 발생하는 동시에 상기 카운터로 카운팅 중지신호를 인가하는 플립플롭으로 구성됨을 특징으로 하는 비트 에러율 측정장치.
3. 제2항에 있어서, 상기 제1클럭이 상기 카운터의 에러 데이터 카운팅 주기를 크게하기 위하여 리세트 신호의 폭이 좁도록 장채내의 가장 높은 주파수를 갖는 클럭임을 특징으로 하는 비트 에러율 측정장치.

Images