KR910008930B1 - 프린터에 있어서 솔레노이드의 쵸핑회로 - Google Patents

프린터에 있어서 솔레노이드의 쵸핑회로 Download PDF

Info

Publication number
KR910008930B1
KR910008930B1 KR1019890003995A KR890003995A KR910008930B1 KR 910008930 B1 KR910008930 B1 KR 910008930B1 KR 1019890003995 A KR1019890003995 A KR 1019890003995A KR 890003995 A KR890003995 A KR 890003995A KR 910008930 B1 KR910008930 B1 KR 910008930B1
Authority
KR
South Korea
Prior art keywords
circuit
output
solenoid
switching
input
Prior art date
Application number
KR1019890003995A
Other languages
English (en)
Other versions
KR900014144A (ko
Inventor
정준호
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019890003995A priority Critical patent/KR910008930B1/ko
Publication of KR900014144A publication Critical patent/KR900014144A/ko
Application granted granted Critical
Publication of KR910008930B1 publication Critical patent/KR910008930B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/22—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of impact or pressure on a printing material or impression-transfer material
    • B41J2/23—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of impact or pressure on a printing material or impression-transfer material using print wires
    • B41J2/30—Control circuits for actuators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J9/00—Hammer-impression mechanisms
    • B41J9/14—Means for selecting or suppressing individual hammers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/10—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by matrix printers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

프린터에 있어서 솔레노이드의 쵸핑회로
제1도는 종래의 회로도.
제2도는 본 발명에 따른 블럭도.
제3도는 본 발명에 따른 제2도의 구체회로도.
제4도는 본 발명에 따른 제3도의 동작파형도.
본 발명은 프린터에 있어서 솔레노이드(Solenoid) 쵸핑(Chopping)회로에 관한 것으로, 특히 여러개의 솔레노이드를 갖는 구동회로에서 전류를 쵸핑하는 경우 각 솔레노이드를 개별 독립적으로 쵸핑하지 않고 주어져 있는 솔레노이드를 일괄적으로 지원할 수 있게 하는 프린터에 있어서 솔레노이드의 쵸핑회로에 관한 것이다.
일반적으로 임펙트(Impact) 형의 프린트헤드의 구동방식중 헤드의 구성물인 솔레노이드를 과전류로부터 보호하고, 인자의 질을 향상시키기 위하여 쵸핑구동방식을 취하고 있다. 종래의 각각의 솔레노이드에 흐르는 전류를 쵸핑하기 위해서는 제1도와 같은 구성회로를 사용하였다. 제1도와 같이 n개를 가진 프린트헤드의 솔레노이드부(100)가 있다고 가정해볼때 각 솔레노이드마다 공통으로 사용되는 1차 인에이블 신호인 파이어(Fire)신호와 인자데이타에 따라 솔레노이드를 구동하는 제2차 인에이블 신호인 와이어신호(Wire)를 논리회로(LO1-LOn)에 입력한다. 상기 논리회로(LO1-LOn)의 출력단에 스위칭회로(SW1-SWn)를 연결하고, 상기 스위칭회로(SW1-SWn)의 출력에 따라 트랜지스터(Q1-Qn)를 스위칭하여 프린터헤드의 솔레노이드부(100)의 솔레노이드(SOL1-SOLn)를 구동한다. 상기 트랜지스터(Q1-Qn)의 스위칭에 따라 상기 솔레노이드(SOL1-SOLn)를 통해 흐르는 전류를 저항(RS1-RSn)에서 감지하여 비교기(COP1-COPn)에서 기준전압단(Vref)으로부터 입력되는 기준전압과 비교한다. 상기 비교기(COP1-COPn)의 출력을 스위칭회로(SW1-SWn)에서 반전하여 트랜지스터(Q1-Qn)를 온/오프한다. 따라서 스위칭회로(SW1), 트랜지스터(Q1), 저항(RS1), 비교기(COP1)의 구성은 솔레노이드 구동회로(10)의 솔레노이드(SOL1-SOLn)의 갯수만큼 가진다.
종래 제1도의 실시예를 구체적으로 설명하면 제1도에서, 각각의 솔레노이드(SOL1-SOLn)에 흐르는 전류를 쵸핑(Chopping)하기 위한 구동회로의 구성은 동일하므로 n번째 솔레노이드(SOLn)에 대하여 동작을 설명한다. 상기한 바와같이 파이어 입력단(Fire)과 와이어 입력단(Wire n)이 모두 논리 ″1″의 상태가 되어 논리회로(LOn)와 스위칭회로(SWn)를 통해 트랜지스터(Qn)가 도통된다고 하면, 솔레노이드(SOLn)의 전류(isoln)는 0의 값으로 부터 증가하기 시작하고, 이 증가는 저항(Rsn)으로 부터 전압(Ven)의 증가로 감지되어 비교기(COPn)의 비반전단(+)에 입력된다. 상기 솔레노이드(SOLn)의 전류(isoln)의 증가는 전압(Ven)이 증가하여 쵸핑되는 전류 기준전위를 결정하게 해주는 기준전압단(Vref)의 입력값에 도달할때까지 계속되고, Ven＞Vref로 되는 순간 비교기(COPn)의 출력상태는 초기치에 대하여 반전되어 스위칭회로(SWn)를 동작시키고, 상기 스위칭회로(SWn)는 트랜지스터(Qn)을 차단한다. 상기 트랜지스터(Qn)의 차단으로 인하여 상기 전압(Ven)이 감소하고 Ven＜Vref로 되는 고로 비교기(COPn)의 출력상태는 다시 반전되고 트랜지스터(Qn)은 도통된다. 상기 트랜지스터(Qn)의 도통으로 인하여 다시 전압(Ven)이 증가되고, Ven＞Vref인 상태가 다시 나타나 트랜지스터(Qn)가 차단된다. 이와같이 하여 전류(isoln)는 논리회로(LOn)로부터의 파이어(Fire)의 입력신호가 논리 ″0″로 되는 시간까지 거의 일정한 전위를 유지하도록 궤환 제어되어 솔레노이드(SOLn)의 전류(isoln)가 쵸핑된다.
제1도에 나타난 스위칭회로(SW1-SWn)는 트랜지스터(Q1-Qn)가 차단되는 경우 그 차단시간을 정해주는 기능을 수행할 수 있고, 이 경우 쵸핑주파수를 변화시킬 수 있다. 제1도에 나타난 바와같은 종래 기술에서는 각각의 솔레노이드(SOL1-SOLn)를 구동하기 위하여 필요한 회로중 쵸핑을 하기위한 제반회로의 구성이 각 솔레노이드(SOL1-SOLn)마다 동일하게 독립적으로 구성되어 있으므로 쵸핑할 대상이 되는 솔레노이드(SOL1-SOLn)의 갯수가 많을수록 소요되는 비교기 및 스위칭회로의 수요가 많아지고, 구동회로가 차지하는 기판상의 면적도 증가되어 원가상승의 원인이 되어 왔었다.
따라서 본 발명의 목적은 주어져 있는 솔레노이드 전체를 일괄적으로 지원할 수 있는 쵸핑을 위한 회로를 구현하여 각 솔레노이드의 특성의 차이를 일괄적으로 보정할 수 있는 회로를 제공함에 있다.
본 발명의 다른 목적은 솔레노이드 구동회로의 복잡성을 피하고 단순화시킴으로 원가절감할 수 있는 회로를 제공함에 있다.
이하 본 발명을 첨부된 도면에 참조하여 상세히 설명한다.
제2도는 본 발명에 따른 블럭도로서, 프린터 헤드의 복수의 솔레노이드를 가지며 파이어(Fire) 및 와이어단(Wire1-Wiren)을 통해 입력되는 신호에 따라 상기 솔레노이드를 구동시키기 위한 제어신호를 발생하는 논리회로와 상기 논리회로의 출력에 따라 스위칭하는 스위칭 소자를 가진 솔레노이드 및 스위치 회로부(10)와, 상기 와이어단(Wire1-Wiren)을 통해 입력되는 신호를 정형화하는 파형정형회로(30)와, 상기 솔레노이드 및 스위칭소자(10)의 구동에 의해 흐르는 전류를 감지하여 전압값으로 출력하는 전류 감지회로(20)와, 상기 파형정형회로(30)의 출력을 저항(RW1-RWn)을 통해 입력군(a)으로 입력하고 상기 전류감지회로(20)의 출력을 저항(Ra1-Ran)을 통해 입력군(b)으로 입력하여 가감산기(401)에서 가감산하는 가감산부(40)와, 상기 가감산부(40)의 출력을 핀의 수로 나누는 나눗셈기(50)와, 상기 핀의 수는 와이어단(Wire1-Wiren)의 수와 솔레노이드(SOL1-SOLn)의 수와 1 : 1 대응되므로 와이어단(Wire1-Wiren)수로 나눔과 같다. 상기 나눗셈기(50)의 출력값을 기준전압단(Vref)의 기준값과 비교하는 비교기(60)와, 상기 비교기(60)의 출력에 따라 스위칭하여 상기 파이어단(Fire)을 풀업 및 풀다운하는 스위칭회로(70)로 구성된다.
즉, 제2도의 블럭도중 솔레노이드 및 스위칭부(10)는 기본적으로 솔레노이드 전체와 그들을 구동하기 위한 스위칭 소자를 포함하고, 전류감지회로(20)는 각각의 솔레노이드에 흐르는 전류의 크기를 전압으로 환산하는 부분으로 그 출력은 각각에 대응하는 솔레노이드에 흐르는 전류의 크기에 대해 선형적으로 변화되고, 파형정형 회로(30)는 노이즈제거(Noise Immunity)를 증가시키기 위한 것이고, 가감산부(40)는 두 입력군(a,b)를 갖고 상기 입력군(a,b)의 각각에 대하여서는 덧셈기능을 행하며, 상기 입력군(a,b)의 각 a,b끼리 더한값의 두 입력군(a,b)값으로 부터 그차[이 경우에는(입력군a)-(입력군b)]를 구하여 V0로서 출력하는 기능을 수행하고, 나눗셈기(50)는 V0를 V0÷n[n ; 와이어단(Wire)의 수=핀의 수]로 나누어 출력하고, 비교기(60)는 나눗셈기(50)의 출력을 외부에서 적당한 값으로 주어지는 기준전압단(Vref)의 기준값과 비교하며, 상기 비교기(60)의 출력은 스위칭회로(70)의 입력으로 주어지고, 상기 스위칭회로(70)는 비교기(60)의 출력 논리상태에 반전 및 버퍼링하여 상기한 파이어단(fire)의 입력을 풀다운 시키거나 풀업시킨다.
제3도는 본 발명에 따른 제2도의 구체회로도로서, 솔레노이드 및 스위칭부(10)는 파이어단(Fire)을 논리회로(LO1-LOn)의 입력단에 각각 연결하고, 와이어단(Wire1-Wiren)을 상기 논리회로(LO1-LOn)의 타단에 연결하며, 상기 논리회로(LO1-LOn)의 출력단에 트랜지스터(Q1-Qn)의 베이스를 연결하고, 상기 트랜지스터(Q1-Qn)의 콜렉터단에 솔레노이드(SOL1-SOLn)를 연결한다. 전류감지회로(20)는 상기 트랜지스터(Q1-Qn)의 각 에미터단에 전류감지용 저항(RS1-RSn)을 각각 연결하여 접지시킨다. 파형감지회로(30)는 상기 와이어단(Wire1-Wiren)에 슈미터 트리거형 버퍼(B1-Bn)을 연결한다. 가감산부(40)는 상기 전류감지회로(20)의 전류감지용 저항(RS1-RSn)의 각 전단에 저항(Ra1-Ran)을 연결하여 모두 연산증폭기(OP1)의 반전단(-)에 연결하고, 상기 파형감지회로(30)의 버퍼(B1-Bn)의 각 출력단에 저항(Rw1-RWn)을 연결하여 모두 상기 연산증폭기(OP1)의 비반전단(+)에 연결하고, 상기 연산증폭기(OP1)의 출력단과 반전단(-)간에 궤환저항(R) 연결한다. 상기에서 구체적으로 기술하지 않은 나눗셈기(50), 비교기(60), 스위칭회로(70)의 구성은 제2도와 동일하다.
제4도는 본 발명에 따른 제3도의 동작 파형도로서, (4a)는 파이어단(Fre)의 입력파형이고, (4a′)는 논리회로(LO1-LOn)의 출력파형이며, (4b)-(4d) 와이어단(Wire1-Wiren)의 입력을 도시한 예이다. (4e)는 상기 (4a-4c)의 발생에 따라 가감산부(40)에서의 출력 파형이고, (4f)는 비교기(60)의 출력 파형이며, (4f′)는 스위칭회로(70)의 출력파형이고, (4g)는 전류감지회로(20)의 감지 출력파형이다.
따라서 본 발명의 구체적 일실시예를 제3,4도를 참조하여 상세히 설명하면, 파이어단(Fire)과 소정 와이어단(Wiren)으로 제4도의(4a-4d)와 같은 입력신호가 솔레노이드 및 스위치회로(10)의 슈미트 트리거형 논리회로(LO1-LOn)로 입력된다고 가정했을때, 인자 인에이블 구간이 T이면 이네이블 이전(t0)에는 (t＜t0) 입력이 0가 되므로 슈미터 트리거형버퍼(B1-Bn)의 출력은 0가 된다. 또한 논리회로(LO1-LOn)의 출력도 0가 되므로 트랜지스터(Q1-Qn)는 오프되어 트랜지스터(Q1-Qn)의 에미터 상태는 0가 된다. 상기 트랜지스터(Q1-Qn)의 오프에 의해 솔레노이드전류(isol1-isoln)가 흐르지 않으므로 솔레노이드(SOL1-SOLn)를 구동시키지 못한다. 이로 인하여 전류감지회로(20)의 저항(RS1-RSn)을 통해 흐르는 전류는 0가 되어 전류감지회로(20)에서 감지되는 출력은 0가 된다. 즉, 감지저항(Ve1-Ven)=(isol1-isoln)×(RS1-RSn)에서 isol1-isoln=0이므로 Ve1-Ven=0×RS1-RSn=0가 된다. 이때 가감산부(40)의 저항(Ra1-Ran) 및 (RW1-RWn)을 통해 입력되는 신호는 없으므로 가감산을 하는 연산증폭기(OP1)의 출력은 (4e)와 같이 초기에 ″0″가 되며 나눗셈기(50)에서 상기 연산증폭기(OP1)의 출력을 와이어단(Wire1-Wiren)과 솔레노이드(SOL1-SOLn)와 대응되는 핀의 수로 나누게 된다.
상기 나눈값을 비교기(60)의 반전단(-)으로 입력할때, 연산증폭기(OP1)의 비반전단(+)은 기준전압단(Vref)의 소정의 기준 전압이 항상 인가되어 있으므로 상기 반전단(-)의 입력이 ″로우″ 상태이므로 비교기(60)의 출력은 ″하이″가 된다. 이를 스위칭회로(70)에 입력하면 상기 스위칭회로(70)의 출력신호는 제4도(4f′)과 같이 비교기(60)의 출력과 반전된 스위칭 신호가 된다[(스위칭회로(70)의 기능은 입력 신호를 반전시킴과 동시에 버퍼링하는 기능을 보유하고 있다)].
따라서 이때 (t＜t0)의 스위칭회로(70)의 스위칭 신호 출력은 ″로우″이고, 이 신호에 의해 제3도에서의 논리회로(LO1-LOn)의 출력은 풀다운(Pull Down)하여 ″로우″ 상태로 한다.
t0＜t＜t1의 시간영역인 경우 와이어단(Wire1-Wiren) 및 파이어단(Fire)의 입력″하이″에 해당하는 5V 이므로 버퍼(B1-Bn)의 출력은 ″하이″ 상태로 된다. 이때 저항(RW1-RWn)을 통해 연산증폭기(OP1)의 비반전단(+)에 입력되는 그합은 제로가 아닌 양(+)의 값을 갖는다. [(4e)의 t=t0인 시각)] 한편, 논리회로(LO1-LOn)에 인가되는 전압에 의해 출력이 ″하이″가 되어 트랜지스터(Q1-Qn)를 온시킬 수 있다. 상기 트랜지스터(Q1-Qn)가 온되면 콜렉터-에미터만 도통되므로 솔레노이드전류(isol1-isoln)가 흘려 솔레노이드(SOL1-SOLn)를 구동할 수 있는데, 이는 솔레노이드(SOL1-SOLn)의 물리적 특성상 저항(RS1-RSn)에 걸리는 전압은 갑자기 증가할 수 없으므로 t=t0+인 시각에서 항상 그합이 0V가 된다. 그러나 버퍼(B1-Bn)을 통한 출력이 저항(RW1-RWn)을 통해 합하여 연산증폭기(OP1)의 비반전단(+)으로 입력되어 연산증폭기(OP1)의 출력은 초기(t=t0)에는 (4e)와 같이 ″하이″ 상태로 출력되나 시간이 지나면서 솔레노이드(SOL1-SOLn)에 흐르는 전류가 증가하므로 상기 전류감지회로(20)의 저항(RS1-RSn)에 흐르는 전류가 증가되어 저항(Ra1-Ran)에 걸리는 전압은 증가되며, 이것이 합하여 연산증폭기(OP1)의 반전단(-)으로 입력될시 연산증폭기(OP1)의 비반전단(+)과의 차동연산(+V)+(-V)에 의해 연산증폭기(OP1)의 출력을 (4e)와 같이 시간이 지나면서 감소되어지는 것을 알 수 있다.
상기 연산증폭기(OP1)의 출력을 나눗셈기(50)에서 n으로 나누어 비교기(60)에서 기준전압단(Vref)의 기준값과 비교하면 출력은 기준전압단(Vref)의 기준전압에 따라 (4f)와 같이 소정 출력된다. 왜냐하면 기준전압단(Vref)보다 레벨이 높으면 반전단(-)의 레벨이 높아 출력은 ″로우″가 되고, 낮으면 ″하이″로 되기 때문이다. 예를들어 저항(RW1-RWn)과 기준전압단(Vref)을 적절히 선택함에 따라 이 시각(t0＜t＜t1)에서 비교기(60)의 상태를 (4f)와 같이 초기상태인 ″로우″가 되도록 할 수 있다. 이때 스위칭회로(70)에서 발생되는 신호에 의해 논리회로(LO1-LOn)의 출력은 ″하이″가 트랜지스터(Q1-Qn)를 도통하면 솔레노이드(SOL1-SOLn)는 완전히 구동상태에 돌입하게 되므로 솔레노이드(SOL1-SOLn)를 통해 흐르는 전류(isol1-isoln)는 증가하게 되어 저항(RS1-RSn)에 걸리는 전압이 증가하여 저항(RS1-RSn)을 통하면서 적당히 감쇄된 후 감지된 전류값이 저항(Ra1-Ran)을 통해 가감산기(40)의 연산증폭기(OP1)의 반전단(-)에 인가된다.
따라서 t=t0로부터 시작하여 연산증폭기(OP1)의 출력은 (4e)와 같이 감소하기 시작하고, 이는 (4h)의 t=t1까지 계속된다. (4e)의 t1＜t＜t+△t인 시간영역인 경우 전류가 계속 증가하여 t+t1인 시각에 이르면 (4e)에서와 같이 연산증폭기(OP1)의 출력값을 나눗셈기(50)에 입력하면 n으로 나누어진다. 상기 나눗셈(50)의 출력은 비교기(60)의 기준전압단(Vref)의 기준값보다 작아지게 되므로 비교기(60)의 출력은 다시 반전되어 ″하이″가 된다. 따라서 스위칭회로(70)의 출력에 의해 논리회로(LO1-LOn)의 출력을 풀다운시킨다. 이때 (t=t1) 모든 솔레노이드 구동회로 즉, 논리회로(LO1-LOn) 및 트랜지스터(Q1-Qn)는 디스에이블되어 솔레노이드(SOL1-SOLn)를 통해 흐르는 전류(isol1-isoln)는 감소하고, 연산증폭기(OP1)의 반전단(-)의 합은 t0＜t＜t2동안 항상일정(5V)하므로 연산증폭기(OP1)의 출력은 (4e)와 같이 증가하고, 이를 나눗셈기(50)에서 나누면 비교기(60)의 출력은 다시 반전되고, 스위칭회로(60)를 거치면 파이어단(Fire)을 다시 풀업시켜, 상기 과정을 반복되어 쵸핑이 이루어진다. 상기한 회로동작에 있어서 각 솔레노이드(sol1-soln) 특성성의 차이점은 저항(Ra1-Ran)을 사용하여 보정할 수 있고, 쵸핑되는 전류의 준위는 기준전압단(Vref)의 변화에 따라 조절할 수 있다.
상술한 바와같이 솔레노이드 쵸핑구동회로를 구성하는 경우 각 솔레노이드를 쵸핑하기 위한 제반회로물을 각 솔레노이드마다 할당하지 않고 모든 솔레노이드에 대하여 전체적으로 구현할 수 있다. 즉, 본 발명에 의거하여 구현된 쵸핑을 위한 회로들은 모든 솔레노이드에 대하여 동일한 방식으로 지원하게 되므로 이 결과, 구동회로의 가격을 낮출 수 있고, 기판상이 차지하는 면적을 줄일 수 있으며, 저항을 통하여 외부로부터 각 솔레노이드의 특성의 차이를 일괄적으로 보정할 수 있는 이점이 있다.

Claims (1)

  1. 솔레노이드(Sol1-Soln)와 논리회로(LO1-LOn)을 구비한 프린터 헤드의 솔레노이드 구동회로에 있어서, 프린터 헤드의 복수의 솔레노이드와 파이어 및 와이어단(fire, Wire1-Wiren)을 통해 입력되는 신호에 따라 상기 솔레노이드 구동 제어신호를 발생하는 논리회로와 상기 논리회로의 출력에 따라 스위칭하는 스위칭 소자를 가진 솔레노이드 및 스위칭회로부(10)와, 상기 와이어단(Wire1-Wiren)을 통해 입력되는 신호를 정형화하는 파형정형회로(30)와, 상기 솔레노이드 및 스위칭소자(10)의 구동에 의해 흐르는 전류를 감지하여 전압값으로 출력하는 전류감지회로(20)와, 상기 파형정형회로(30)의 출력과 전류감지회로(20)의 출력을 가감산하는 가감산기(40)와, 상기 가감산기(40)의 출력을 소정값으로 나누는 나눗셈기(50)와, 상기 나눗셈기(50)의 출력값과 기준값을 비교하는 비교기(60)와, 상기 비교기(60)의 출력에 따라 스위칭하여 상기 파이어단(Fire)을 풀업 및 풀다운하는 스위칭회로(70)로 구성됨을 특징으로 하는 프린터에 있어서 솔레노이드의 쵸핑회로.
KR1019890003995A 1989-03-29 1989-03-29 프린터에 있어서 솔레노이드의 쵸핑회로 KR910008930B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890003995A KR910008930B1 (ko) 1989-03-29 1989-03-29 프린터에 있어서 솔레노이드의 쵸핑회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890003995A KR910008930B1 (ko) 1989-03-29 1989-03-29 프린터에 있어서 솔레노이드의 쵸핑회로

Publications (2)

Publication Number Publication Date
KR900014144A KR900014144A (ko) 1990-10-22
KR910008930B1 true KR910008930B1 (ko) 1991-10-26

Family

ID=19284856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890003995A KR910008930B1 (ko) 1989-03-29 1989-03-29 프린터에 있어서 솔레노이드의 쵸핑회로

Country Status (1)

Country Link
KR (1) KR910008930B1 (ko)

Also Published As

Publication number Publication date
KR900014144A (ko) 1990-10-22

Similar Documents

Publication Publication Date Title
US5436827A (en) Control interface for customer replaceable fan unit
US6211709B1 (en) Pulse generating apparatus
KR910008930B1 (ko) 프린터에 있어서 솔레노이드의 쵸핑회로
US5825219A (en) Fast edge rate signal driver
EP0359171A2 (en) Circuit for sensing the transistor current waveform
US5539338A (en) Input or output selectable circuit pin
JP2001166839A (ja) 電圧発生器
US6072335A (en) Inverter control circuit
JP2000299930A (ja) 電源システム
KR100253398B1 (ko) 슬류 레이트 제어 회로
KR0154845B1 (ko) 잡음 필터를 갖는 전류 감지 회로
JPS60136910A (ja) 磁気ヘツドの断線異常検出回路
KR0153050B1 (ko) Rc 저역필터의 충/방전시간 감축회로
JPH07174829A (ja) 半導体集積回路
JP2507755B2 (ja) 温度コントロ―ラのヒ―タ通電停止回路
KR0138061Y1 (ko) 일정 전압 공급 회로
JPS6282367A (ja) 短絡検出回路
JP2502012B2 (ja) スイッチ状態検出装置
EP1237279A1 (en) Output buffer with automatic control of the switching speed as a function of the supply voltage and temperature
JP3031223B2 (ja) 半導体集積回路
JP2708497B2 (ja) 電気部品の誤搭載検出装置
JP2786338B2 (ja) 磁気記録装置
JPH08254563A (ja) 入力ピンのオープンエラー検出回路
KR930018366A (ko) 프로그램 가능한 모드설정회로
JPH02107020A (ja) ソリッド・ステート・リレー

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000929

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee