KR910008591A - 비동기 통신 방식을 동기식 통신 방식으로도 공용가능케한 sna컨버터 시스템 - Google Patents

비동기 통신 방식을 동기식 통신 방식으로도 공용가능케한 sna컨버터 시스템 Download PDF

Info

Publication number
KR910008591A
KR910008591A KR1019890014795A KR890014795A KR910008591A KR 910008591 A KR910008591 A KR 910008591A KR 1019890014795 A KR1019890014795 A KR 1019890014795A KR 890014795 A KR890014795 A KR 890014795A KR 910008591 A KR910008591 A KR 910008591A
Authority
KR
South Korea
Prior art keywords
software
asynchronous
data
communication
central processing
Prior art date
Application number
KR1019890014795A
Other languages
English (en)
Other versions
KR920005234B1 (ko
Inventor
김지홍
김성한
박단
Original Assignee
홍종선
금성전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍종선, 금성전선 주식회사 filed Critical 홍종선
Priority to KR1019890014795A priority Critical patent/KR920005234B1/ko
Publication of KR910008591A publication Critical patent/KR910008591A/ko
Application granted granted Critical
Publication of KR920005234B1 publication Critical patent/KR920005234B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음.

Description

비동기 통신방식을 동기식 통신방식으로도 공용가능케한 SNA컨버터 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 SNA컨버터의 회로 블럭도
* 도면의 주요부분에 대한 부호의 설명
1 : 동축선 2 : 동축선 접속부
3 : 동축선 접속용 중앙처리부 4 : 동축선 전용 클럭부
5 : 프로그램 메모리 6 : 공유데이타 메모리
7 : 중앙처리부 8 : 시스템 클럭부
9 : 어드레스 디코더 10 : 디텍 생성부
11 : 인터럽트 핸들러 12 : 롬(ROM)
13 : 램(RAM) 14 : EEP-롬
15 : 시간 발생부 16,18 : 클럭 발생기
17 : 비동기 입,출력부 20 : 비동기 통신선 접속부.

Claims (1)

  1. 공유 데이타 메모리(6)를 통해 데이타 정보를 주고 받을 수 있도록 상호 연결되는 두개의 마이크로 컴퓨터에 있어, CU와 동축선을 통해 접속하기 위한 주변장치 및 시스탬 펌웨어(FIRMWARE)와 연결하여 콘크롤러유니트와 통신하기 위해 필요한 동축선 신호 송수신 및 DFT통신 프로토콜을 수행하는 본 발명의 비동기 단말기에 대한 데이타 입출력 제어기능과 연관하여 호스트 컴퓨터와 통신하기 위한 SNA프로토콜을 수행하는 소프트웨어와 비동기 단말기의 입.출력을 제어하는 소프트웨어가 동작하는데 필요한 모든 연산논리기능을 제공하는 중앙 처리부(7)를 포함하며, 동축선 전용 클럭부(4)로부터 클럭신호(CKL1)를 공급받아 동작하는 동축선 접속용 중앙 처리부(3)는 DFT통신 프로토콜에 준하여 CU와 통신하기 위해 소프트웨어가 기록되어 있는 프로그램메모리(5)와데이타/어드레스 버스(DATA1/ADD1)로 연결되고 있어 상기 동축선 접속용 중앙 처리부(3)를 이용해 수행되는소프트웨어와 중앙 처리부(7)를 이용해 수행되는 소프트웨어와 를 연결하는데 필요한 모든 정보를 교환하는 창구 역할을 하는 공유 데이타 메모리(6)에 데이 타/어드레스 버스(DATA1/ADD1)로 연결되며, 상기 등축선(1)을 통하여 CU와 연결하는 전기적인 인터페이스를 제공하는 동축선 접속부(2)에도 동축선 데이타버스(DATA3)로 연결되어지되 시스템 클럭부(8)로 부터 클럭신호(CKL2)를 공급받아 동작하며 어드레스 디코더(9), 드텍(DATACK)생성부(10), 인터럽트 핸들러(11)와 연결되는 상기 중앙 처리부(7)는 자신을 이용하여 동작하는 시스템 소프트웨어가 사용하는 모든 변수와 스택을 위한 기억장소를 제공하는 이이퍼롬(EEPROM)(14)과, 클럭 발생기(16)로부터 주기적인 인터럽트를 받는 시간 발생부(15)와, 호스트 컴퓨터 및 SNA통신 프로토콜에 준한 통신기능을 담당하는 소프트웨어와 비동기 단말기의 입출력을 제한함으로써 비동기 단말기가 호스트컴퓨터 본래의 단말기와 동일하게 동작하도록 하는 소프트웨어와 비동기 단말기와, 본 발명이 비동기 방식의 통신을 하도록 하는 소프트웨어가 기억되어 있는 롬(ROM)(12)과, 클럭 발생기(18)로부터 비동기 방식으로 문자 단위의 데이타를 송수신하는데 필요한 시간정보를 공급받아 비동기 통신을 위한 비동기 문자의 송수신과 이를 송수신하는데 필요한 전기적인 신호의 송수신을 담당할 비동기 통신선접속구(19,20)를 제공하는 비동기 입출력부(17)와, 상기 동축선 접속용 중앙 처리부(3)측의 데이타/어드레스 버스(DATA1/ADD1)와도 연결되는 공유 데이타 메모리(6)와도 상호 데이타/어드레스 버스(DATA2/ADD2)로 연결하여 구성되는 것을 특징으로 하는 비동기 통신방식을 동기식 통신 방식으로도 공용 가능케한 SNA컨버터 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890014795A 1989-10-13 1989-10-13 비동기 통신방식을 동기식 통신방식으로도 공용가능케한 sna컨버터 시스템 KR920005234B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890014795A KR920005234B1 (ko) 1989-10-13 1989-10-13 비동기 통신방식을 동기식 통신방식으로도 공용가능케한 sna컨버터 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890014795A KR920005234B1 (ko) 1989-10-13 1989-10-13 비동기 통신방식을 동기식 통신방식으로도 공용가능케한 sna컨버터 시스템

Publications (2)

Publication Number Publication Date
KR910008591A true KR910008591A (ko) 1991-05-31
KR920005234B1 KR920005234B1 (ko) 1992-06-29

Family

ID=19290696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890014795A KR920005234B1 (ko) 1989-10-13 1989-10-13 비동기 통신방식을 동기식 통신방식으로도 공용가능케한 sna컨버터 시스템

Country Status (1)

Country Link
KR (1) KR920005234B1 (ko)

Also Published As

Publication number Publication date
KR920005234B1 (ko) 1992-06-29

Similar Documents

Publication Publication Date Title
US4807282A (en) Programmable P/C compatible communications card
US5025414A (en) Serial bus interface capable of transferring data in different formats
KR900000479B1 (ko) 프로세서들간의 지령 전송 제어시스템
KR970062925A (ko) 외부 장치와 인터페이스하는 저 전력 데이터 처리 시스템 및 그것을 위한 방법
KR910008591A (ko) 비동기 통신 방식을 동기식 통신 방식으로도 공용가능케한 sna컨버터 시스템
KR920008607A (ko) 시스템의 확장기능을 위한 선택보드의 인터페이스를 갖는 컴퓨터 시스템
JP2002251367A (ja) カードデバイス
KR970013910A (ko) 외부 통신장애로 인한 모뎀 다운시 모뎀 리셋이 가능한 플러그 앤 플레이 기능을 가진 내장형 모뎀카드(Computer with PnP Modem)
KR0146326B1 (ko) 전전자 교환기용 프로세스 정합보드와 퍼스널 컴퓨터를 정합시키기 위한 인터페이스 회로
KR950022612A (ko) 이중화 장치의 이중화 보드상에서의 에러 감지 장치 및 처리 방법
KR960025102A (ko) 퍼스널 컴퓨터 내장형 전전자 교환기 접속용 프로세서
EP0473279A1 (en) Communication control apparatus for computing systems
KR940000181B1 (ko) 근거리 통신망 접속장치
KR910002172A (ko) 비 고정된 마스터/슬레이브 시스템의 멀티플 통신방법 및 회로
KR940012128A (ko) 마이크로 컴퓨터
KR920010334B1 (ko) 은행터미널 루프 제어시스템
CN117609092A (zh) 用于nfc芯片的调试方法及装置、通信设备、存储介质
CN115562912A (zh) 一种数据冗余监视方法
KR960001245B1 (ko) 범용 회로팩 단위 펌웨어 프로그래밍 장치
KR970049616A (ko) 병렬처리프로세서의 인터페이스장치
KR19990014664U (ko) 범용 직렬버스 포트 인터프리터
KR920013088A (ko) 디버깅 터미널 기능을 갖는 컴퓨터 시스템 및 그 수행방법
KR920020901A (ko) 전전자 교환기의 하위레벨 프로세서 로딩방법
KR950022597A (ko) 피포메모리를 이용한 프로세서간 통신장치
JPH057734B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950926

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee