KR910006864A - 디지탈 신호 처리기 - Google Patents

디지탈 신호 처리기 Download PDF

Info

Publication number
KR910006864A
KR910006864A KR1019900014608A KR900014608A KR910006864A KR 910006864 A KR910006864 A KR 910006864A KR 1019900014608 A KR1019900014608 A KR 1019900014608A KR 900014608 A KR900014608 A KR 900014608A KR 910006864 A KR910006864 A KR 910006864A
Authority
KR
South Korea
Prior art keywords
transmission
transfer
data
register
signal processor
Prior art date
Application number
KR1019900014608A
Other languages
English (en)
Other versions
KR100196603B1 (ko
Inventor
씨. 죤슨 브라이언
베이실 칼로
미론 아미하이
에이치. 이. 웨이스트 닐
제이. 터맨 크리스토퍼
레너드 쥬드슨
Original Assignee
프레데릭 얀 스미트
엔. 브이. 필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 엔. 브이. 필립스 글로아이람펜파브리켄 filed Critical 프레데릭 얀 스미트
Publication of KR910006864A publication Critical patent/KR910006864A/ko
Application granted granted Critical
Publication of KR100196603B1 publication Critical patent/KR100196603B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
    • G06F2207/4802—Special implementations
    • G06F2207/4814—Non-logic devices, e.g. operational amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Complex Calculations (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

내용 없음

Description

디지탈 신호 처리기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 발명을 구비하는 DSP의 한 실시예의 블록선도.
제2도는 제1도에 보이는 DSP의 탭섹션(tap section)의 블록선도.
제2a도는 제1도에 보이는 DSP제어기의 블록선도.
제2b도는 제2a도에 도시된 제어기의 RAM블록의 메모리 맵도.
제3도는 본 발명을 구성하는 MAC디코더의 한 실시예에 대한 블록 다이어그램.

Claims (7)

  1. 각각의 계수를 갖는 연속 피승수의 적의 합을 결정하는 스칼라 적 멀티플라이어를 구비하는 디지탈 신호처리기로서, 각각이 전송 출력을 스칼라 적 멀티플라이어의 연속 피승수 입력에 연결시키는 연속 전송 섹션, 데이타 입력을 각각이 갖고 있는 전송 섹션, 데이타 보유 수단, 및 연속 인접 전송 섹션에 대한 측 저송 결합 수단을 구비하는데 특히 각각의 전송 섹션에 관계없이 프로그램의 제어하에 연속 클럭 사이클에 따라 각각의 전송 섹션내의 전송 통로를 제어하는 전송 제어 수단을 포함하는 것을 특징으로 하는 디지탈 신호 처리기.
  2. 제1항에 있어서, 각각의 전송 섹션이 연속 전송 섹션을 따라 순방향으로 순방향 데이타 전송 체인을 형성하는 인접 전송 섹션의 순방향 레지스터에 결합된 데이타 보유용 순방향 레지스터와, 순방향 데이타 전송 체인과 전송 출력 사이에 결합된 사이드 레지스터를 구비하며, 순방향 레지스터 및 사이드 레지스터로의 전송은 전송 제어 수단의 제어하에 이루어지는 것을 특징으로 하는 디지탈 신호 처리기.
  3. 제2항에 있어서, 각각의 전송 섹션은 순방향 데이타 페인에 반대방향으로 역방향 데이타 전송 체인을 형성하는 인접 전송 섹션에 있는 역방향 레지스터에 결합되는 역방향 레지스터를 구비하며, 역방향 데이타 전송 체인으로 부터의 데이타는 순방향 데이타 전송 체인으로부터의 데이타와 함께 가산기에 공급되고, 이 가산기의 출력은 전송 출력에 결합되는데 역방향 레지스터로의 전송이 전송 제어 수단의 제어하에 이루어지는 것을 특징으로 하는 디지탈 신호 처리기.
  4. 제3항에 있어서, 각각의 전송 섹션은 데이타를 순방향 데이타 전송 체인으로부터 역방향 데이타 전송 체인으로 전송하기 위한 크로스 커플링을 구비하여 크로스 커플링을 따른 전송은 전송 제어 수단의 제어하에 이루어지는 것을 특징으로 하는 디지탈 신호 처리기.
  5. 제4항에 있어서, 크로스 커플링은 전송 제어 수단의 제어하에 순방향 데이타 전송 체인으로부터 직접 이루어지거나 또는 중앙 레지스터를 경유해 이루어지며, 이의 전송은 전송제어 수단에 의해 제어되는 것을 특징으로 하는 디지탈 신호 처리기.
  6. 제1 내지 5항에 있어서, 각각의 계수는 각각의 피승수에 관계없이 연속 클럭 사이클에 따라 계수 선택을 제어하는 계수 선택 프로그램의 제어하에 계수 저장수단으로부터 스칼라 적 멀티플라이어에 입력되는 것을 특징으로 하는 디지탈 신호 처리기.
  7. 복수의 디지탈 필터를 구비하는 시분할 비디오 신호를 디코딩 하는 장치에서, 상기 필터 각각은 제1 내지 6항중 6의 한항에 청구된 바와 같은 디지탈 신호 처리기를 구비하는 것을 특징으로 하는 시분할 비디오 신호 디코딩 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900014608A 1989-09-12 1990-09-12 디지탈 신호 처리기 KR100196603B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US40620389A 1989-09-12 1989-09-12
NL406203 1989-09-12
US406203 1989-09-12

Publications (2)

Publication Number Publication Date
KR910006864A true KR910006864A (ko) 1991-04-30
KR100196603B1 KR100196603B1 (ko) 1999-06-15

Family

ID=23606965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014608A KR100196603B1 (ko) 1989-09-12 1990-09-12 디지탈 신호 처리기

Country Status (4)

Country Link
EP (1) EP0417861B1 (ko)
JP (1) JP3104982B2 (ko)
KR (1) KR100196603B1 (ko)
DE (1) DE69032385T2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278872A (en) * 1991-05-28 1994-01-11 North American Philips Corporation System and circuit architecture for echo cancellation and a television receiver comprising same
DE19634031A1 (de) * 1996-08-23 1998-02-26 Siemens Ag Prozessor mit Pipelining-Aufbau

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3333274A1 (de) * 1983-09-15 1985-04-18 ANT Nachrichtentechnik GmbH, 7150 Backnang Uebertragungsanordnung fuer digitale signale
US4694416A (en) * 1985-02-25 1987-09-15 General Electric Company VLSI programmable digital signal processor
JPH0814787B2 (ja) * 1987-07-15 1996-02-14 三菱電機株式会社 デ−タ伝送装置

Also Published As

Publication number Publication date
DE69032385D1 (de) 1998-07-16
EP0417861B1 (en) 1998-06-10
JP3104982B2 (ja) 2000-10-30
DE69032385T2 (de) 1999-01-28
JPH03174813A (ja) 1991-07-30
EP0417861A3 (en) 1992-09-16
EP0417861A2 (en) 1991-03-20
KR100196603B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
DK526584A (da) Buffersystem til et digitalt databehandlingsanlaegs indgangs/udgangssystem
DE3867837D1 (de) Eingangs-/ausgangsarchitektur fuer ringverbundene verteilte-speicher-parallelrechner.
DE3480961D1 (de) Stossbetrieb-blockdatentransfersystem.
JPS54113230A (en) Data processing system using separate input*output processors
DE3484861D1 (de) Informationseingabegeraet.
IT7923197A0 (it) Controllore di entrata/uscita per un elaboratore di dati.
IT1209157B (it) Controllore di entrata/uscita per un elaboratore di dati.
NL185106C (nl) Computersysteem met directe geheugeninvoer.
DE3673576D1 (de) Rechnungseinrichtungen von cosinustransformationen, solche rechnungseinrichtungen enthaltende kodierungs- und dekodierungseinrichtung von bildern.
DE3889612D1 (de) Dateneingangs-/-ausgangsschaltung.
DE3381341D1 (de) Bildeingangsanordnung.
ITMI913180A1 (it) Circuito di trasmissione di dati avente una linea di ingresso/uscita comune
KR910006864A (ko) 디지탈 신호 처리기
NL191426C (nl) CMOS ingangsbuffertrap.
ES264301Y (es) Correa de transmision.
DE3852975D1 (de) Datenverarbeitungsanlage mit Anpassung der Ein-/Ausgabe-Funktionen.
ATE120866T1 (de) Datenverarbeitungssystem mit mehreren taktfrequenzen.
JPS57197629A (en) Data transferring system
DE3689808D1 (de) Ein/Ausgabestruktur für Datenverarbeitungssystem.
JPS56129473A (en) Facsimile device with memory device
JPS5532187A (en) Data transmission control device
ATE8554T1 (de) Wellendigitalfilter.
SU783796A2 (ru) Многоканальный цифровой фильтр
JPS5789174A (en) Data processing control system
EP0154653A4 (en) DATA INPUT AND OUTPUT DEVICE.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100210

Year of fee payment: 12

EXPY Expiration of term