KR910006608B1 - 고체촬상장치 - Google Patents

고체촬상장치 Download PDF

Info

Publication number
KR910006608B1
KR910006608B1 KR1019870007142A KR870007142A KR910006608B1 KR 910006608 B1 KR910006608 B1 KR 910006608B1 KR 1019870007142 A KR1019870007142 A KR 1019870007142A KR 870007142 A KR870007142 A KR 870007142A KR 910006608 B1 KR910006608 B1 KR 910006608B1
Authority
KR
South Korea
Prior art keywords
vertical
horizontal
scanning
scan
circuit
Prior art date
Application number
KR1019870007142A
Other languages
English (en)
Other versions
KR880002375A (ko
Inventor
시게끼 니시자와
이와오 다게모또
도시오 미야자와
데쯔로오 이자와
Original Assignee
가부시기가이샤 히다찌세이사구쇼
미따 가쯔시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 히다찌세이사구쇼, 미따 가쯔시게 filed Critical 가부시기가이샤 히다찌세이사구쇼
Publication of KR880002375A publication Critical patent/KR880002375A/ko
Application granted granted Critical
Publication of KR910006608B1 publication Critical patent/KR910006608B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/443Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected 2D regions of the array, e.g. for windowing or digital zooming
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/73Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745Circuitry for generating timing or clock signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

내용 없음.

Description

고체촬상장치
제1도는 본 발명의 제1실시예에 따른 고체촬상장치를 나타내는 블록선도.
제2도는 제1실시예에 따른 고체촬상장치의 동작의 일례를 설명하기 위한 타이밍도.
제3도는 제1실시예에 따른 수평시프트레지스터(또는, 수직시프트레지스터)를 나타내는 회로도.
제4도는 제3도의 수평시프트레지스터의 동작을 설명하기 위한 타이밍도.
제5도는 본 발명의 제2실시예에 따른 고체촬상 장치를 나타내는 블록선도.
제6도는 제2실시예에 따른 동작을 설명하기 위한 피사체, TV화면 및 타임차아트.
제7도는 고체촬상소자(CHI)의 내부회로도.
제8a도 및 제8b도는 윈도우기능을 설명하기 위한 도면.
제9도는 제2실시예의 변형예를 설명하기 위한 티임차아트.
* 도면의 주요부분에 대한 부호의 설명
PD : 광전변환소자 Vreg : 수직시프트레지스터
INT : 인터레이스제어부 Hreg : 수평시프트레지스터
SYe,SW,SCy,SG : 출력단자 OUT : 출력회로
øV1,øV2,: 수직주사클록신호 øh1,øh :.수평주사클록신호
MPX : 멀티플랙서 G : 게이트회로
본 발명은, 고체촬상장치에 관한 것으로, 예를 들면, 광전변환소자에 의해 형성된는 화소신호를 수평 및 수직시프트레지스터에 의해 형성되는 선택신호에 의해서 추출하는 방식의 고체촬상장치에 이용되는 유효한 기술에 관한 것이다.
종래부터, 광전다이오우드와 스위치용 MOS FET를 조합하여 구성된 고체촬상장치가 공지되어 있다. 이와 같은 고체촬상장치에 관해서는 예를 들면 특개소 59-63892호 공보가 있다.
본원 발명자는, 상기 고체촬상장치를 문자나 도형과 같은 패턴인식에 이용하는 곳을 생각하였다. 그러나, 상기 고체촬상장치는, 주로 텔레비전용의 카메라로서 개발된 것이기 때문에, 비교적 좁은 범위에서 패턴인식을 행할때도 텔레비전화면용의 전체화상신호를 출력하게 되어 고속동작이 손상된다. 이 때문에, 전용의 상기 고체촬상장치를 개발할 필요성은 느끼지만, 그 용도가 다양하므로 소량다품종으로 되어 개발 및 제조코스트가 높아지게 된다.
본 발명의 목적은, 범용성이 높은 신규한 기능을 가진 고체촬상장치를 제공하는데 있다.
본 발명의 상기 및 기타의 목적과 신규한 특징은, 본 명세서의 설명 및 첨부도면으로부터 명백해 질 것이다.
본 원의 있어서 개시되는 발명중 대표적인 발명의 개요를 간단히 설명하면, 하기와 같다. 즉, 매트릭스형상으로 배치된 광전변환소자로부터 나오는 신호를 판독하기 위한 수평시프트레지스터 및 수직시프트레지스터를 포함하는 고체촬상장치를 이용하여, 상기 수직시프트레지스터의 출력에 대응한 신호판독라인중에서 불필요한 라인에 대해서 라인의 판독동작을 수행할 경우, 상기시프트레지스터에 높은 주파수를 가지는 클록신호를 제공하므로서 불필요한 라인의 주사를 실질적으로 생략한다.
상기한 수단에 의하면, 불필요한 라인에 대한 수직주사를 고속으로 종료 시킬수있으므로, 필요한 라인에 대해서 신호의 판독동작을 고속으로 행할 수 있다.
이하, 본 발명의 실시예를 첨부도면을 참조하면서 상세히 설명한다.
[실시예 1]
제1도에는, 본 발명의 제1실시예에 따른 고체촬상장치의 블록선도가 나타나 있다.
고체촬상회로(MID)는, 광전다이오우드(광전변환소자 : PD)와 수직주사신호 및 수평주사신호에 의해 스위칭 제어되는 스위치용 MOS FET로 이루어진 매트릭스형상으로 배치된 화소어레이(LED)와, 상기 수직주사신호와 수평주사신호를 형성하는 수직시프트레지스터(MID)(VSR)와, 수평시프트레지스터(HSR)로 구서된다. 특별히 제한은 되지 않으나, 상기 고체촬상회로는, 상기 문헌등에 의해 공지된 텔레비전용 고체촬상회로가 그대로 이용된다.
본 실시예에서는, 상기 고체촬상회로(MID)를 문자나 도형의 패턴인식장치에도 적용하는 것을 가는하게 하기 위하여, 상기 고체촬상회로(MID)에 클록발생신호(CPG), 프로그램카운터회로(PCT), 멀티플랙서(MPX), 게이트회로등을 부가한다.
클록발생회로(CPG)는, 텔레비젼에 구비하는 상기 수직시프레지시터(VSR) 및 수평시프트레지스터(HSR)에 공급해야할 클록수직신호(V1),V2) 및 클록수평신호(H1),(H2)를 발생한다.
프로그램카운터회로(PCT)는, N개의 유효라인을 초기값으로 수신함으로써, 상기 수직클록신호(V1)를 카운트하는 동작을 행한다. 프로그램카운터(PCT)는, 이 카운트 작동에 의해 초기설정된 N개의 유효라인을 카운트한후, 절환제어신호(C)를 발생한다. 이 제어신호(C)와, 인버어터회로(N1)에 의해 반전된 제어회로(
Figure kpo00001
)를, 멀티플랙서(MPX)와 게이트회로(G)를 제어하는데 사용된다.
상기 멀티플랙서(MPX)는, 상기 클록발생회로(CPG)로부터 공급되는 수직클록신호(V1),(V2) 및 수평클록신호(H1),(H2)를 상기 제어신호(C),(
Figure kpo00002
)에 대응해서 절환하여, 상기 고체촬상회로(MID)의 수직시프트레지스터(VSR)에 클록신호(V1'),(V2')를 공급한다, 즉, 멀티플랙서(MPX)를 구성하는 논리곱게이트(G1)에는, 반전의 제어신호(
Figure kpo00003
)와 수직클록신호(V1)가 공급되고, 논리곱게이트(G1)와 한쌍을 이루는 논리곱게이트회로(G2)에는, 비반전의 제어회로(C)와 수평클록신호(H1)가 공급된다. 이들 논리곱게이트회로(G1)와(G2)의 출력신호는, 논리합게이트회로(G7)를 개재해서, 클록신호(V1')로서 수직시프트레지스터(VSR)에 공급된다.
또, 논리곱게이트(G3)에는, 반전의 제어신호(
Figure kpo00004
)와 수직클록신호(V2)가 공급되고, 논리곱게이트(G3)와 한쌍을 이루는 논리곱게이트(G4)에는, 비반전의 제어신호(C)와 수평클록신호(H2)가 공급된다. 이들 논리곱회로(G3)와 (G4)의 출력신호는, 논리합게이트회로(G8)를 개재해서, 클록신호(V2')로서 수직시프트레지스터(VSR)에 공급된다.
게이트회로(G)는, 상기 반전의 제어신호(
Figure kpo00005
)와 상기 수평클록신호(H1),(H2)를 각각 받는 논리곱게이트회로(G5)와 (G6)로 이루어지며, 각각의 출력단자로부터 상기 수평시프트레지스터(HSR)에 공급될 클록신호(H1')와 (H2')가 송출된다.
본 발명에 특별히 제한되지는 않지만, 상기 고체촬상회로(MID)가 1개의 반도체 집적회로장치에 의해 구성되는 경우, 상기 프로그램카운터회로(PCT),멀티플랙서(MPX) 및 게이트회로(G)는, 상기 고체촬상장치(MID)가 구성되는 반도체 집적회로장치에 내장될 수 있다.
또한, 상기 고체촬상회로(MID)로부터 얻어지는 화상신호는, 스미어(smear,화소에 넘치는 전하의 누설 현상) 및 블루밍(blooming,초점전짐)등으로부터 발생하는 의사신호를 제거하며, 상기 수평클록신호에 대응하는 샘플링클록성분을 제거하는 신호처리회로(SC)에 공급된다.
제2도에는, 본 실시예의 고체촬상장치의 동작의 일례를 설명하기 위한 타이밍도가 도시되어 있다. 프로그램카운터회로(PCT)의 카운트값이, 프로그램카운터회로(PCT)에 설정된값(N)보다 적은 기간동안에는, 제어신호()가 로우레벨(논리"0")로 되고, 반전된 제어신호(
Figure kpo00006
)가 하이레벨(논리"1")로 된다. 결과적으로, 멀티플랙서(MPX)의 논리곱게이트(G1),(G3)가 개방되므로, 클록발생회로(CPG)로부터 발생되는 비교적 낮은 주파수의 수직클록신호(V1),(V2)가 클록발생회로(CPG)를 통과하여, 수직시프트레지스터(VSR)에 그 클록신호(V1')(V2')로서 공급된다. 이때, 수평시프트레지스터(HSR)에는, 상기 반전된 제어신호(
Figure kpo00007
)의 하이레벨에 의해서, 논리곱게이트(G5),(G6)가 개방되므로, 높은 주파수의 수평클록신호(H1),(H2)가 클록발생회로를 통과하여, 수평시프트레지스터(HSR)에 클록신호(H1'),(H2')로서 공급된다. 따라서, 상기 프로그램카운터회로(CPT)의 카운트값이 프로그램 카운터회로(CPT)에 설정된값(N)에 도달할때까지, 프로그램카운터회로(PCT)의 카운터값에 대응하는화소어레이의 각 라인에 대한 화상신호가, 수평클록신호(H1')에 동기하면서, 계속하여 발생한다.
프로그램카운터회로(PCT)의 카운트값이 설정값(N) 보다 크게될 때에는 제어신호(C)는 하이레벨(논리"1")로 절환되고, 반전된 제어신호(
Figure kpo00008
)는 로우레벨(논리"0")로 절환된다. 결과적으로, 멀티플랙서(MPX)의 논리곱게이트(G2),(G4)가 개방되므로 클록발생회로(CPG)로부터 발생하는 상기 높은 주파수의 수평클록신호(H1),(H2)가 클록발생회로(CPG)를 통과하여, 상기 수직시프트레지스터(VSR)에, 그 클록신호(V1), (V2)서 공급된다. 이때, 수평시프트레지스터(HSR)에는, 상기 반전된 제어신호(
Figure kpo00009
)의 로우레벨에 의해서,논리곱게이트(G5),(G6)가 닫히므로, 수평시프트레지스터(HSR)의 동작이 정지된다. 족, 1라인분의 시프트동작의 종료된 후에, 수평시프트레지스터(HSR)를 리세트 상태로 된다. 결과적으로, 모든 수평스위치용 MOS FET도 오프상태로 되기 때문에 광전다이오드의 읽어내기 동작도 정지상태로 된다. 따라서, N번째라인 이상의 판독동작이 정지되는 동시에, 수직시프트레지스터(VSR)에서 상기 높은 주파수의 클록신호(V1',V2') 즉, (H1,H2)의해 나머지 라인에 대한 주사를 고속으로 행한다.
결과적으로, 예를 들면 제1도에 나타난 화소어레이(LED)에 있는 N번째라인 이상에 나타난 빗금 친 부분에서 판독이 무효로되고, 이에 대응하는 주사시간을 짧게 할 수 있다. 따라서, 유료라인에서는 반복되는 판독을 고속으로 행할 수 있다. 즉, 상기 수평클록신호(H1),(H2)는, 예를 들면 수직클록신호(V1),(V2)의 주파수(15.7kHz)에 비해서 높은 주파수 (약 7MHz)고 되기 때문에, 무효라인의 주사를 고속으로 완료시킬수 있으며, 또한 별도로 주파수가 높은 특별한 클록신호를 사용할 필요가 없다.
제3도에는 제1실시예에 따른 수평시프트레지스터(HSR)(또는, 수직시프트레지스터 VSR)의 구체적인 회로도가 나타나 있다.
수평시프트레지스터(HSR)를 구성하는 앞단계의
Figure kpo00010
비트회로는, 다음의 각 회로소자에 의해 구성된다. 입력신호(IN)는, 입력용 MOS FET(Q21)이 드레인에서 시프트클록신호(H2')가 공급되는 입력용 MOS FET(Q21)의 게이트에 공급된다. 이 MOS FET(Q21)의 소오스는, MOS FET(Q21)의 소오스출력을 전달하기 위하여, 다이오우드형태의 MOS FET(Q22)의 드레인(애노우드쪽)에 접속된다. 이 다이오우드형태의 MOS FET(Q22)의 소오스(음극쪽)와 회로의 접지전위(Vss)사이에 MOS FET(Q23)을 접속하므로서, 1비트분씩 뒷단계의 회로로부터 출력신호를 받는다. 또, 상기 입력용 MOS FET(Q21)의 소오스와 회로의 접지전위(Vss) 사이에 MOS FET(Q24) 사이에 MOS FET(Q24)를 접속하므로서, 시프트클록신호(H1')를 받는다. 상기 입력용 MOS FET(Q21)의 게이트에, 상기 시프트클록신호(H1')를 받는 전송게이트용 MOS FET(Q20)를 개재해서 입력신호(IN)가 공급된다. 상기 앞단계에 있는
Figure kpo00011
비트회로는, MOS FET(Q25) 내지 (Q28)로 구성된다. 단, 뒷단계쪽의 입력용 MOS FET(Q25)의 드레인에 시프트클록신호(H1')를 공급하고, MOS FET(Q28)의 게이트에 시프트클록신호(H2')를 공급한다. 본 발명에서 특별히 제한되지는 않지만, MOS FET(Q21)의 게이트 및 소오스간에 부스트트랩 커패시터(C1)를 접속하고, MOS FET(Q25)의 게이트 및 소오스간에부스트트랩커패시터(C2)를 접속한다.
또, 상기 MOS FET(Q23),(Q27),(Q31),(Q35),(Q39) 및 (Q43)등에 리세트용 MOS FET(Q45) 내지 (Q50)등이 각각 병렬로 접속된다. MOS FET(Q45) 내지 (Q50)등의 각 게이트에 입력신호(IN)가 공통으로 공급된다.
또한, 본 발명에서 특별히 제한되지는 않지만, 상기 회로의 접지전위( Vss) 에 결합되는 MOS FET(Q23)과 (Q24),(Q27),과 (Q28),(Q45)와 (Q46)등을, 전원 투입직후의 초기설정동작을 행하기 위하여, 독립한 P형의 웰(Well)영역으로 형성할수 있다. 즉, 시프트레지스터를 구성하는 N채널형 MOS FET는, 제1도에 나타낸 화소어레이(LED)를 구성하는 N채널형 MOS FET(Q)를 형성하는 영역으로부터 분리된 P형 웰영역으로 형성된다.
상기 한쌍의 1/2비트회로에 의해 구성된 1비트분의 단위회로가 종렬혈태로 접속하므로서, 상기 수평시프트레지스터(HSR)가 구성된다. 본 실시예에는, 제2단계의 회로로부터, 순서적으로 수평주사선(HSl),(HS2)등에 대응한 각출력신호를 발생한다.
수직시프트레지스터(VSR)도, 상기 수직시프트레지스터(VSR)에 공급되는 클록신호가 수평시프트레지스터(VSR)와 동일하게 배치된다.
다음에, 본 실시예에 따른 수평시프트레지스터의 동작을, 제4도에 나타낸 타이밍도를 참조하면서 아래에 설명한다.
수평시프트레지스터(HSR)의 회로의 접지전위(Vss)는, 전원 투입직후의 초기설정에 있어서 전위전압과 같도록 하기 위하여 하이레벨로 된다, 이때, MOS FET(Q23),(Q24)등의 각 소오스가 기판(웰 영역)에 대해서 순(順) 바이어스 상태로 되지 않도록 하기 위해거, 이들 MOS FET(Q23),(Q24)등이 형성되는 P형의 웰 영역은, 전원전압과 같은 하이레벨로 된다. 또한, 상기 시프트클록신호(H1') 및 (H2)도 하이레벨로 된다. 결과적으로, 특별히 제한되지는 않았지만, 투입직후 초기설정과 동시에 각 수평귀선기간동안 MOS FET(Q21) 및 (Q23),(Q24)를 온상태로 되므로, 상기 클록신호(H1'),(H2') 및 단자(Vss)의 하이레벨에 의해서, 각1/2비트회로의 출력신호가 하이레벨로 되다. 따라서 수평주사선(HS1) 내지 (HS3)등에 대응하는 출력신호의 하이레벨에 의해서, 신호선의 리세트작동, 즉, 신호선에 대한 의사신호의 리세트동작(프리차아지 동작), 이 행해진다.
다음에, 먼저 단자(Vss)의 레벨이 회로의 접지전위와 같은 로우레벨로 되므로서, 온상태를 유지하는 MOS FET(Q24),(Q28)에 의해서 상기 수평주사선(HS1) 내지(HS3)등에 대응된 출력신호는 모두 로우레벨로 된다. 그리하여, 상기 하이레벨로 된 각 신호(H1'),(H2')가 로우레벨로 되면, 수평시프트레지스터(HSR)르 구성하는 모든 MOS FET는 오프상태로 된다. 이와 같은 초기상태에 있어서, 수평시프트레지스터의 수평주사의 선택동작하기 전에, 시프트클록신호(H1')의 하이레벨에 동기해서 입력신호(IN)가 하이레벨로 된다. 결과적으로, MOS FET(Q20)를 개재해서 입력 MOS FET(Q21)의 게이트에 하이레벨이 전달된다. 이와 동시에 상기 레세트용 MOS FET(Q45) 내지 (Q50)이 온상태로 되어서, 상기 커패시터(C1)를 제외한 모든 커패시터(C2) 내지 (C6)등에 남아있던 전하를 방전시킨다. 개재해서 MOS FET(Q21)의 소오스쪽으로 전송된다. 이때, 상기 MOS FET(Q21)의 게이트와 채널간의 게이트 커패시터 및 부트스트랩 시패시터(C1)에 의해, MOS FET(Q12)의 게이트전위가 승압되므로서. 상기클록신호(H2')의 하이레벨은 , MOS FET(Q21)의 문턱치전압에 의한 레벨손실없이, MOS FET(Q21)의 소오스쪽으로 전달된다. 이때, 클록신호(H1')의 로우레벨에 의해서 MOS FET(Q20)는 오프상태로 되어 있으므로, 상기 MOS FET(Q21)의 승압된 게이트전압이 입력신호(IN)쪽으로방전되지 않는다. 이 MOS FET(Q21)의 소오스전위의 하이레벨은, 다이오우드 형태의 MOS FET(Q22)를 개재해서 다음 단계의 입력용 MOS FET(Q25)의 게이트로 전달된다.
다음에, 클록신호(H2')가 로우레벨로 된 후, 클록신호(H1')가 하이레벨로 되면, 상기 마찬가지의 동작에 의해서, 상기 뒷단계쪽의 입력용 MOS FET(Q25)르 개재해서, 클록신호(H1')의 하이레벨이 다음 단계회로에 전달된다. 이때, 상기 첫단계회로의 커패시터(C1)는, 클록신호(H1')의 하이레벨에 의해서 온상태로 되는 MOS FET(Q24)를 통한 로우레벨과, 입력신호(IN)의 로우레벨에 의해, 로우레벨로 리세트된다. 이와 같이 앞단계회로의 출력이 로우레벨로 되지만, 뒷단계쪽의 입력단자는 다이오우드 형태의 MOS FET(Q22)에 의해 앞단계쪽의 출력에 접속되어 있으므로, 상기 뒷단계회로의 입력 MOS FET(Q25)의 승압된 게이트전압이 하강되지 않는다.
이하, 상술한 바와 같은 작동이 반복하므로써, 다음에 시프트클록신호(H1'),(H2')에 각각 동기해서, 최초의 수평주사선(HS1)에 순서적으로 공급하기 위해서 선택신호로부터 순서적으로 발생한다. 즉, 예시적으로 표시된 수평주사선(HS1),(HS1)등에 공급되는 각 선택신호는, 각각 순서적으로 클록신호(H1')의 하이레벨에 동기해서 하이레벨로 되고, 클록신호(H2')의 하이레벨에 동기해서 로우레벨로 된다.
본 실시예와 같은 상기 다이나믹 배열을 가지는 시프트레지스터를 사용한 경우, 시프트레지스터의 시프트 작동을 중단해버리면, 중단된 비트단계에 선택신호가 남게된다. 따라서, 상기 수직시프트레지스터(VSR)가, 상술한 바와 같이 수평클록신호로 사용해서 최종단계까지의 시프트작동을 행하게 하므로서, 고속으로 초기상태를 형성할 수 있다. 또한, 모든 유효라인 (N)에 대해서 읽어내기를 행한후, 상기 입력신호(IN)와 클록신호(H1'),(H2')를 하이레벨로해서 강제적으로 리세트 시킬 수 있다.
상기한 실시예로부터 얻어지는 작용효과는 하기와 같다. 즉, (1) 매트릭스 형상으로 배치된 광전변환소자로부터 출력된 신호를 판독하기 위한 수평시프트레지스터 및 수직시프트레지스터를 포함하는 고체촬상장치에 있어서, 상기 수직시프트레지스프트레지스터의 출력에 대응한 신호판독 라인중에서, 불필요한 라인에 대해서 라인의 판독동작을 수행할 경우, 상기 수직시프트레지스터에 높은 주파수를 가지는 클록신호를 공급하여 불필요한 라인의 주사를 실질적으로 생략하므로서, 불필요한 라인에 대한 수직주사를 고속으로 종료시킬수 있기 때문에, 필요한 라인에 대해서 신호의 읽기동작을 고속으로 행할수 있다고 하는 효과를 얻을 수 있다. (2) 상기 불필요한 라인의 수직주사를 행할 경우 수평클록신호를 이용하므로서, 별도로 주파수가 높은 특별한 클록신호를 사용하지 않아도, 상기 불필요한 라인의 수직주사를 고속으로 완료시킬 수 있다고 하는 효과를 얻을 수 있다. (3) 상기 불필요한 라인의 수직주사를 행할 경우 수평클록신호를 이용하므로서, 별도로 주파수가 높은 특별한 클록신호를 사용하지 않아도, 상기 불필요한 라인의 수직주사를 고속으로 종료시키므로서, 수직시프트레지스터로서 간단한 다이내믹형회로를 그대로 이용할 수 있다고 하는 효과를 얻을 수 있다. (4) 상기(1) 내지 (2) 에 의해, 텔레비젼용의 고체촬상장치 또는 상대적으로 큰 라인을 가지도록 형성된 화소어레이를 그대로 이용하여 필요한 라인수가 다른 각종의 패턴인식장치를 얻을 수 있기 때문에, 양산성의 향상을 도모할 수 있는 효과를 얻을 수 있다. (5) 프로그램카운터회로등을 사용하므로서, 유효라인수를 임의로 설정할수 있다고 하는 효과를 얻을 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 실시예에 의거하여 구체적으로 설명하였으나, 본 발명은 상기 실시예에 한정되는 것이 아니며, 그 요지를 일탈하지 않는 범위에서 여러 가지로 변경가능한 것은 말할 것도 없다. 예를 들면, 제1도의 실시예에 따른 회로에 있어서, 무효라인에 대응한 수직시프트레지스터의 시프트동작을 고속으로 행하기 위한 클록신호는, 수평클록신호를 사용하는 것외에, 그 시스템중에 존재하는 다른 타이밍 신호등을 이용하는 것이라도 된다. 또, 유료라인수는, 폴리실리콘층등에 의해 구성되는 퓨우즈수단을 선택적으로 절단함으로써 결정하거나 마스터 슬라이스 방식에 의해 결정할 수도 있다. 또, 상기 고체촬상장치(MID)는, P형의 반도체기판상에 형성될 수 있다.
상기 실시예에 따른 고체촬상장치에 의해 얻어지는 효과를 간단히 설명하면, 하기와 같다. 즉, 매트릭스 형상으로 배치된 광전변환소자로부터 발생하는 신호를 읽어내기 위한 수평시프트레지스터 및 수직시프트레지스터를 포함하는 고체촬상장치에 있어서, 상기 수직시프트레지스터의 출력에 대응한 신호판독라인중에서, 불필요한 라인에 대해서 라인의 판독동작을 수행할 경우, 상기 수직시프트레지스터에 높은 주파수를 가지는 클록신호를 공급하여 불필요한 라인의 주사를 실질적으로 생략하므로서, 불필요한 라인에 대한 수직주사를 고속으로 종료시킬 수 있다.
[실시예 2]
다음에 본 발명의 제2실시예를 제5∼제7도를 사용해서 설명한다.
제5도는 본 발명의 제2실시예에 따른 고체촬상장치의 블록선도가 나타나 있다. 제5도에 있어서, 제1도의 고체촬상장치(MID)에 대응하는 고체촬상소자(CHI)가 구비되어 있으며, 고체촬상소자의 중앙에 복수의 셀(화소)을 행렬형상으로 배치한 광전다이오우드어레이(ARR)가 구성되어 있다.
광전다이오우드어레이(ARR)는, 수광부(SA)와 광학적 블랙부(OB)로 구성되어 있다. 수광부(SA)는, 광학렌즈를 통해서 입사된 광신호를 전하로 변환하여 축적할 수 있도록 구성되어 있다. 광학적 블랙부(OB)는, 암(暗)전류성분에 의한 잡음을 보정하기 위한 기준치(광학적흑레벨)를 형성하도록 구성되어 있다.
광전다이오우드어레이(ARR)의 좌측의 주변에는, 수평귀선기간 리세트부(RES), 인터레이스주사제어부(INT), 수직주사용 시프트레지스터부(수직주사용회로)(Vreg)가 배치되어 있다. 위쪽부변에는, 수평주사용 시프트레지스터부(수평주사용회로)(Hreg), 우측에는, 출력회로(읽어내기회로)(OUT)가 배치되어 있다.
제7도에 나타난 바와 같이, 광전다이오우드는, 수직주사선(VL1),(VL2),…, 수평주사선(HL1), (HL2),… 출력신호선(HL1),(HL2),…의 각각의 교차부에 배치되어 있다. 수직주사선(VL)은, 행(行)방향으로 연장되어 있고, 열(列)방향으로 복수줄 배치되어 있다. 수평주사선(HL)은, 열방향으로 연장되어 있고, 행방향으로 복수줄 배치되어 있다. 출력신호선(HS)는, 수직주사선(VL)과 행방향으로 연장되어 있고, 열방향으로 복수줄 배치되어 있다.
상기 화소는, 광전다이오우드(PD)의 광전변환출력을 엑세스(호출)하기 위한 수평스위치용 MOS FET(Qh), 및 수직스위치용 MOS FET(QV), 광전변환소자(광전다이오우드)(PD)로 구성되어 있다. 수평스위치용 MOS FET(Qh)의 한쪽의 반도체영역과 수직스위치용 MOS FET(QV)의 다른쪽의 반도체영역이 직렬로 접속되어 있다. 광전변환소자(PD)는 , 수직스위치용 MOS FET(QV)의 다른쪽의 반도체영역에 접속되어 있다.
열방향으로 배치된 복수개의 고체촬상소자의 수평스위치용 MOS FET(Qh)의 게이트전극은 1줄의 수평주사선(HL)에 접속되어 있다. 수평주사선(HL)은, 수평주사용 시프트레지스터부(Hreg)에 접속되어 있다. 수평주사용시 프트레지스터부(Hreg)는, 입력신호(Hin) 및 클록신호 (øh1), (øh2)에 의해서 행방향으로 배치되는 복수개의 수평주사선(HL)을 순차주사하여, 행방향의 화소를 선택하도록 구성되어 있다.
행방향으로 배치된 복수개의 화소의 수직스위치용 MOS FET(QV)의 게이트전극은, 1개의 수직주사선(VL)에 접속되어 있다. 수직주사선(VL)의 일단부는, 인터레이스주사제어부(INT)를 개재하여 수직주사용 시프트레지스터부(Vreg)에 접속되어 있다. 수직주사용 시프트레지스터부(Vreg)는, 입력신호(Vin) 및 클록신호 (øV1), (øh2)에 의해서, 열방향으로 배치되는 복수개의 수직주사선(VL)을 순차적으로 주사하기 위한 선택신호(R1),(R2),…를, 인터레이스주사제어부(INT)로 출력하도록 구성되어 있다.
인터레이스주사제어부(INT)는, 피일드선택신호(Fe) 또는 (Fo)로 스위치용 MOS FET(QFe) 또는 (QFo)를 제어하여, 선택신호(R)를 전달하는 구동용 MOS FET(Qd)를 선택하도록 구성되어 있다. 구동용 MOS FET(Qd)는, 게이트 전극과 한쪽의 반도체영역(수직주사선 VL)사이에 부스트랩 커패시터가 형성되어 있다. 구동용 MOS FET(Qd)의 다른쪽의 반도체영역에 수직주사신호(ø3) 또는 (ø4)를 인가한다. 즉, 수직주사신호(ø3) 또는 (ø4)는, 선택신호(R)에 의거하여, 구동용 MOS FET(Qd)에 의해서 수직주사선(VL)으로 인가된다. 구동용 MOS FET(Qd)는, 상기 부스트랩 커패시터에 의해서, 문턱치 전압에 상당하는 전압 강하를 발생하는 일 없이, 수직주사신호(ø3) 또는 (ø4)를 수직주사선(VL)으로 인가할 수 있다.
이 인터레이스주사제어부(INT)는, 2행을 동시 읽어낼 수 있도록 구성되어 있다. 즉, 먼저, 인터레이스주사제어부(INT)는, 피일드선택신호(F)에 의해서, 인접하는 기수피일드의 2행의 수직주사선(VL)(예를 들면, (VL1)과 (VL2),(VL3)과 (VL4))를 선택한다. 다음에, 인터레이스주사제어부(INT)는, 다른 피일드선택신호(F)에 의해서 2행의 수직주사선(VL)의 조합(예를 들면, VL2와 VL3,VL4와 VL5)을 바꾸어서 선택하도록 구성되어 있다.
수직주사선(VL)의 타단부는, 출력회로(OUT)의 출력제어용 MOS FET(QSs), (QSYe), (QSCy), (QSW), (QSG)의 게이트전극에 접속되어 있다. 출력제어용 MOS FET(QS)는, 출력신호선(HS)의 일단부와 출력회로(OUT)의 각 색마다 출력단자(SYe), (SCy), (SW), (SG)을 접속하도록 구성되어 있다.
출력신호선(HS)은, 행방향으로 배치된 복수개의 고체촬상소자의 수평스위치용 MOS FET(Qh)의 다른쪽의 반도체영역(드레인영역)에 접속되어 있다. 출력신호선(HS)의 타단부는, 수평귀선 기간리세트부(RES)의 리세트용 MOS FET(Qr)을 개재하여, 리세트용 출력선(Vr)에 접속되어 있다. 리세트용 MOS FET(Qr)의 게이트전극은, 리세트신호선(RP)에 접속되어, 제어되고 있다. 수평귀선기간 리세트부(RES)는, 수평주사기간내에 축적된 의사신호를 리세트하도록 구성되어 있다.
다음에 다시 제5도를 참조하면서, 본 제2의 실시예의 전체구성을 설명된다.
CT는 카운터이며, 고체촬상소자(CHI) 수직주사레지스터(Vreg)에 인가되는 2상(相) 수직주사클록신호(øV1), (øV2)(제 3도의 클록신호(H'1),(H'2)에 대응)와 같은 입력클록신호의 수를 카운트하여, 수직주사선(VL)(제7도)이 주사된 것을 기억한다. 리세트/스타아트 타이밍신호(Vin)(제3도 입력신호 1N에 대응)는 수직주사레지스터(Vreg)의 리세트 및 주사개시를 지시하고, 카운터(CT)를 리세트한다.
제1의 실시예에서는 각 피일드의 수직주사의 뒤쪽을 고속주사하여, 앞쪽을 유효촬상영역으로한 예를 설명하였으나, 본 실시예에서는 중앙부분을 유효영역으로 하여 그 앞뒤를 무효영역으로 하는 방법을 설명한다.
레지스터(REG1)는 각 피일드에 대한 수직주사의 앞쪽을 무효영역으로 하기 위한 상수(Vi)를 기억한다. 통상의 동작으로 읽어내는 유효수직 주사라인의 수를 예를 들면 480개로 설정하고, 앞의 1/2을 무효영역으로 하는 경우, 인터레이스주사방식에 있어서는, 레지스터(REG1)는 홀수(또는 짝수)피일드의 유효주사선수 240개의 1/2인 120개가 세트된다. 비교기(CMP1)는 레지스터(REG1)과 카운터(CT)의 대소관계를 비교하여 기억하며, 양자의 내용이 동일한 경우, 다음의 타이밍에서 논리는 "0"으로 반전된다. 따라서, 카운터(CT)의 값이 121개로 될 때까지는 게이트(G2),(G4)는 개방되므로, 수직주사레지스터(Vreg)는 수평주사클록신호(H1),(H2)에 의하여 고속으로 구동되고, 122회째 이후에는 통상의 수직주사클록신호(V1),(V2)에 의해서 구동된다.
레지스터(REG2)는 각 피일드수직수사의 뒤쪽을 무효영역으로 하기위한 상수(Vj)를 기억한다. 예를 들면 뒤쪽의 4/4를 무효영역으로 하는 경우, 인터레이스방식에 있어서는, 레지스터(REG1)는 홀수(또는 짝수)피일드의 유효주사선수 240개의 3/4의 값 180에서 세트된다. 비교기(CMP2)는 레지스터(REG2)와 카운트(CT)의 대소관계를 비교하여 기억하므로, 양자의 내용이 같아지는 다음의 타이밍에서 그 출력을 반전한다.클록발생신호(CPG)는 레지스터(REG2)의 출력에 따라서 리세트/스타아트 수직클록신호(Vin)를 활성화 시킨다. 결과적으로, 광전다이오우드어레이(ARR)의 수직주사를 240회에서 중단하므로써, 수직주사시프트레지스터(Vreg)(제3도에 나타난 H1',H2'는 각각 V1',V2'로 대치하고 IN은 Vin으로 대치함) 및 카운터 CT가 리세트된다. 리세트된 후에는 상술한 바와 같은 고속주사-통상주사-주사중단을 반복한다.
이와 같이, 촬상장치(CHI)의 수직주사를 고속으로 행하거나, 중단하므로서, 제8도(a)의 흰부분 VALID로 표시한 바와 같이 촬상에 원도우(window)기능을 지니게 할 수 있다.
제6도는 이와 같은 촬상의 원도우기능을, 피사체장면 ①∼④과 텔레비젼화면간의 대응을 부여함으로써, 설명하기 위한 도면이다. 제6도에 있어서, 장면①∼장면④는 동적인 피사체를 촬상카메라로 동일시야에서 잡은 것으로서, 장면①은 1피일드의 1/4주기동안의 피사체를 나타내고, 장면②은 다음의 1/4주기동안의 피사체를 나타내고, 장면③은 다음의 1/4기동안의 피사체를 나타내고, 장면④는 최후의 1/4주기동안의 피사체를 나타내고 있다. 각각의 장면에 대하여, 고체촬상소자(CHI)는 제8도(a)에 도시한 바와 같은 윈도우기능을 부여하도록 구동되므로, 피사체를 수직방향으로 4분할한 위로부터 3번째의 영역(골프를 치고 있는 사람)만이 유효한 촬상정보로서 고체촬상소자(CHI)의 출력회로(OUT)(제5도)로부터 추출된다.
다시 제5도를 참조하면서 설명한면, 고체촬상소자(CHI)의 출력회로(OUT)로부터 출력되는 촬상정보는 영상신호처리회로(VID)로 보내게 된다. 영상신호처리회로(VID)에서 수평블랭킹클록신호(HBL, 수직블랭킹클록신호(VBL)을 기준으로하여 텔레비젼 수신기 또는 비데오테이프레코오더용의 수평동기 클록신호 및 수직동기 클록신호(도시하지 않음)를 출력회로(OUT)로부터 나오는 촬상출력 부가하여 페데스탈레벨(pedetasl level) : 복합텔레비젼 화상신호에 포함되어 있는 동기정보신호로부터 영상정보를 분리하는 레벨)을 직류로 재생함으로써, 복합비데오신호(COM. VIDEO)를 형성한다. 컬러신호처리회로(COL)는 컬러영상에 대한 것이며, 컬러부호기둥을 가진다. 색신호 처리회로(COL)로부터 나오는 복합컬러비데오신호(COLOR COM, VIDEO)를 텔레비카메라의 모니터 TV수신기나 비데오데이트레코오더(VTR)에 보낸다.
촬상카메라와 TV수신기(또는 VTR)를, 동기신호발생기(SYNC)로부터 나오는수평, 수직블랭킹클록신호(HBL), (VBL)로 동기화하고, 이들 블랭킹클록신호에 의거하여 촬상카메라의 클록펄스회로(CPG)는 고체촬상소자(CHI)를 주사하는 2상수평, 수직주사클록신호(H1),(H2),(V1),(V2)를 발생한다.
상기한 윈도우능을 설정하였을 경우 고체촬상소자(CHI)의 주사를, 수직주사클록신호(øV1)를 대표주사펄스로하여, 제6도의 타임차아트를 참조하면서 설명한다. 수직방향의 각피일드의 앞의 1/2에 대해서 수직주사레지스터(Vreg)(제5도)에 인가되는 수직주사클록신호(øv1)를 수평주사클록신호(H1)와 마찬가지의 높은 주파수로 되고, 각 프레임 2/4∼3/4의 기간동안에는 통상의 수직주사클록신호(V1)와 동일한 주파수로 되며, 나머지의 3/4∼4/4의 기간동안에는 수직주사리세트/개시클록신호(Vin)에 의해서 주사가 중단된다. 따라서, 통상의 TV화면에서는 1피일드(제6도에 나타난 바와 같이, 수직블랭킹 클록신호(VBL)의 1주기)동안, 고체촬상소자(CHI)에서는 피사체 장면①∼④의 시야 1/4부분이 도합 4회 통상의 주파수로 수직주사 되어,TV화면에는 순간적으로 제8도(a)의 유효영역(VALID)만이 위에서부터 아래쪽방향으로 찍혀나오게 된다. 이 경우, 촬상출력이 일단 VTR에 기록되어 있다고 하면, VTR의 멈춤스우치를 누르면 제6도의 TV화면이 정지(스틸)화상으로서 얻게된다.
이와 같은 구성에 의하면 하기와 같은 효과를 얻을 수 있다.
(i) 피사체의 촬상시야의 피일드를 간단한 구성으로 윈도우와 같이 만들 수 있고, 또 그것을 위한 화상처리를 생략할 수 있다. (ii) 제6도에서 알 수 있는 바와 같이, 예를 들면 수직방향의 윈도우를 1/4로 하였을 경우, 통상의 주사주기에 대하여 약 1/4배의 반복프레임 주기로 촬상할 수 있고, 이 경우 약 4배의 속도로 촬상작동을 수행할 수 있으므로, 고속촬상을 달성할 수 있다. (iii) 실질적으로 윈도우로 선택된 부분을 촬상정보로서 추출하므로서, 압축한 촬상정보를 을 수 있어, 자기테이프나 화상처리용의 애널로그 메모리의 사용용량을 감소시킬 수 있다.
이상 본 발명을 실시예에 따라서 설명하였으나, 본 발명은 하기와 같이 변형하여 실시할 수 있다.
(i)윈도우는 수직방향 뿐만아니라 제8도(b)에 나타난 바와 같이 수평방향도 가능하다. 이 경우, 수평주사클록신호(øh1),(øh2)도 수직주사회로와 같이 멀티플랙스회로(MPX)나 상수 레지스터(REG1),(REG2),카운터(CT)를 배치하여, 통상의 수평주사클록신호(H1),(H2)보다 높은 주파수의 클록신호를 클록발생기(CPG)로 발생시킬 필요가 있다. (ii)제5도에 나타난 상수기억용 레지스터(REG1),(REG2)는 사용자가 조작하는 기계적 조작스위칭등으로 구성해도 좋다. (iii)상기(i)에서 설명한 수평방향 윈도우의 변형예에 관하여, 수평방향의 주사는 통상의 주사주파수로 하고, 비데오신호처리회호(VID)등으로, 불필요한 부분의 수평출력을 커트하는 것도 가능하다. 이 경우는 통상의 수평주사클록신호보다 높은 주파수를 생략할 수 있다. (iv)제3도에 나타낸 주사용레지스터에 관하여 초기값을 자유롭게 설정할 수 있는 세트용트랜지스터를 다단계고 배치하고, 상술한 고속주사에 대신해서, 그 초기치에 의거해서 제8도(a)에 나타난 제(Vi+1)열의 수직선으로부터 순간적으로 주사를 개시하도록 할 수 있다. (v)제5도 및 제6도의 티임차아트를 참조하면서 설명한 실시예에 있어서는, 수평클록신호(H1),(H2)에 의하여 각 장면영역 앞쪽의 1/2(V1∼Vi)의 고속주사부분은 실제의 TV화면에서 1개분의 수직선에 대응하므로(제6도의 타임차아트에서는 이부분을 과장하여 표시되어있음), 실제의 TV화면에서는 육안으로는 잡기힘들지만, 각 장면 ①∼④의 선두에서 수직선 4개분이 정상적으로 투사되지 않는다.(생략된다.)
이 대책으로서는, 제9도의 타임차아트에 나타난 바와 같이 수펑동기펄스(H1)보다도 주파수가 높은 2상클록신호(ø1),(ø2)를 2상수평주사펄스(H1),(H2)에 대신하여, 제5도의 게이트(G2),(G4)에 인가하면 된다. 고주파클록펄스(ø1),(ø2)의 주파수는 수직주사클록신호(V1)의 수평귀선기간(BLK)(H)중에, 예를 들면 상술한 수직라인의 수에 맞추면 240개의 클록신호가 되는 레벨(예 : 25MHz이상)로 선택하면 된다. 이와 같은 구성에 의하면 윈도우를 어떤 범위로 설정하여도 고속주사부분은 수평귀선 기간중에 행해지므로, 불필요한 고속광전변환 출력이 TV화면에 나타나지 않게된다. (vi)또한, 혹레벨(페데스탈레벨)의 설정에 필요한 광학적블랙부분(OB)의 판독은, 이상 설명한 윈도우처리와는 독립하여 각 피일드의 최초부분에서 행할 수 있다.
상기한 본 발명의 실시예에 의하면, 수직주사 주파수를 일정하게 해서 생각하면, 상술한 윈도우처리에 의해 피사체의 주목하는 부분에 대하여 고속도촬상이 가능하게 되는 등의 효과를 얻을 수 있다.

Claims (4)

  1. 복수개의 열과 행으로 배치된 복수개의 광전변환소자(PD)와, 상기와 같이 배치된 소자중에서 각 열 또는 2개이상의 열에 있는 소정의 소자를 순서로 액세스하기 위한 수직주사회로(Vreg),(INT)와, 상기와 같이 배치된 소정중에서 각 행에 있는 소정의 소자를 소정의 순서로 액세스하기 위한 수평주사회로(Hreg)와 출력단자(SYe)(SW)(SCy)(SG)와, 상기 수평주사회로 및 상기 수직주사회로가 함께 동작하여 상기 출력단자에 전기변환신호를 연속해서 유도하는 출력회로(OUT)와, 제1의 모우드에서는, 상기 수직주사회로의 주사율(øV1)(øV2)이 정상적으로 사용되도록 하고, 제2의 모우드에서는, 상기 수직주사회로의 주사율 (øV1)(øV2)이 상기 수평주사회로의 주사율(øh1)(øh2)과 동일하게 사용되도록 하는 교환회로(MPX)로 구성되어 있는 고체촬상장치.
  2. 복수개의 열과 행으로 배치된 복수개의 광전변환소자(PD)와, 상기와 같이 배치된 소자중에서 각 열 또는 2개이상의 열에 있는 소정의 소자를 소정의 순서로 액세스하기 위한 수직주사회로(Vreg),(INT)와, 상기와 같이 배치된 소자중에서 각 행에 있는 소정의 소자를 소정의 순서로 액세스하기 위한 수평주사회로(Hreg)와, 출력단자(SYe)(SW)(SCy)(SG)와, 상기 수평주사회로 및 상기 수직주사회로가 함께 동작하여 상기 출력단자에 전기 변환신호를 연속해서 유도하는 출력회로(OUT)와, 제1의 모우드에서는, 상기 수직주사회로의 주사율(øV1)(øV2)이 정상적으로 사용되도록 하고, 제2의 모우드에서는, 상기 수평주사회로의 주파수펄스보다 높은 주파수를 가지는 주파수펄스를 사용함으로써, 수평귀선기간동안 상기와 같이 배치된 소자중에서 상기 열의 특정한 범위에 있는 소정의 소자에서 주사를 종료 하도록 하고 교환회로(MPX)로 구성되어 있는 고체촬상장치.
  3. 수평방향 및 수직방향으로 배치된 복수개의 광전변환소자(PD)와, 출력단자(SYe)(SW)(SCy)(SG)와, 상기와 같이 배치된 소자중에서 소정의 소자로부터 상기 출력단자로 전기변환신호를 수평주사순서에 따라 유도하는 수평액세스회로(Hreg)와, 상기와 같이 배치된 소자중에서 소정의 소자로부터 상기 출력단자로 전기변환신호를 수직주사순서에 따라 유도하는 수직액세스회로(Vreg)(INT)와, 상기 수직액세스회로 및/또는 수평액세스회로에 접속되는 출력을 가지며, 수직주사 및/또는 수평주사를 생략하도록 하기 위하여, 한개의 수직주사피일드 마다 및/또는 한 개의 수평주사피일드마다, 특정한 수직범위에서 동작하는 주사제어수단(MPX)(G)으로 구성되어 있는 고체촬상장치.
  4. 수평방향 및 수직방향으로 배치된 복수개의 광전변환소자(PD)와, 출력단자,(SYe)(SW)(SCy)(SG)와, 상기와 같이 배치된 소자중에서 소정의 소자로부터 상기 출력단자로 전기변환신호를 직주순서에 따라 유도하는 수직액세스회로(Vreg)(INT)와, 상기 수직액세스회로 및/또는 수평액세스회로에 접속되는 출력을 가지며, 한개의 수직주사피일드마다 및 /또는 한 개의 수평주사피일드마다, 앞의 수직범위 및/또는 수평범위에서는, 주사율이 높게 사용되도록 동작하며, 중간 수직범위 및/또는 수평범위에서는, 상기 출력단자에서 유효한 전기변환신호를 얻기위하여 주사유이 정상적으로 사용되도록 동작하며, 뒤의 수직범위 및/또는 수평범위에서는, 수직주사 및/또는 수평주사를 생략하도록 동작하는 주사제어수단(MPX)(G)으로 구성되어 있는 고체촬상장치.
KR1019870007142A 1986-07-04 1987-07-04 고체촬상장치 KR910006608B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP61-156005 1986-07-04
JP156005 1986-07-04
JP15600586 1986-07-04
JP62-148990 1987-06-17
JP62148990A JPS63153971A (ja) 1986-07-04 1987-06-17 固体撮像装置

Publications (2)

Publication Number Publication Date
KR880002375A KR880002375A (ko) 1988-04-30
KR910006608B1 true KR910006608B1 (ko) 1991-08-29

Family

ID=15618246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870007142A KR910006608B1 (ko) 1986-07-04 1987-07-04 고체촬상장치

Country Status (3)

Country Link
US (1) US4841369A (ko)
JP (1) JPS63153971A (ko)
KR (1) KR910006608B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2935901B2 (ja) * 1990-12-06 1999-08-16 キヤノン株式会社 撮像装置
EP0547697B1 (en) * 1991-12-18 1999-03-24 Koninklijke Philips Electronics N.V. Solid state imaging device and camera provided with such an imaging device
DE19606603A1 (de) * 1996-02-22 1997-08-28 Beck Bernhard Verfahren zur Ausfiltrierung der intensivsten Strahlungserscheinung auf einer bestimmten Fläche innerhalb einer bestimmten Zeit
EP0809395A3 (en) * 1996-05-22 1998-03-18 Eastman Kodak Company An X-Y addressable CMOS APS with compact pixel pitch
US6184928B1 (en) * 1997-04-30 2001-02-06 Eastman Kodak Company Method and apparatus for split shift register addressing
JP3571242B2 (ja) * 1999-02-12 2004-09-29 株式会社メガチップス 画像入力装置のタイミングジェネレータ
JP4337177B2 (ja) * 1999-07-09 2009-09-30 ソニー株式会社 固体撮像素子およびその駆動方法
JP4277404B2 (ja) * 2000-01-25 2009-06-10 ソニー株式会社 画像撮影装置
US7102679B1 (en) 2000-04-25 2006-09-05 Hewlett-Packard Development Company, Lp. Photosensor array using multiple exposures to reduce thermal noise
US20030052848A1 (en) * 2001-09-20 2003-03-20 Matsushita Electric Industrial Co., Ltd Signal transmission circuit, solid-state imaging device, camera and liquid crystal display
US7205593B2 (en) 2002-09-13 2007-04-17 Matsushita Electric Industrial Co., Ltd. MOS image pick-up device and camera incorporating the same
JP4375410B2 (ja) * 2007-02-15 2009-12-02 船井電機株式会社 表示装置および表示駆動回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4002824A (en) * 1976-01-28 1977-01-11 The United States Of America As Represented By The Secretary Of The Navy Selective zoom camera and display
JPS6032488A (ja) * 1983-08-02 1985-02-19 Canon Inc 撮像装置
FR2566219B1 (fr) * 1984-06-15 1989-04-28 Sfim Procede et dispositif pour l'exploration d'une fenetre de la zone image d'un dispositif a transfert de charges du type a transfert de trames

Also Published As

Publication number Publication date
US4841369A (en) 1989-06-20
KR880002375A (ko) 1988-04-30
JPS63153971A (ja) 1988-06-27

Similar Documents

Publication Publication Date Title
US8054361B2 (en) Increasing readout speed in CMOS aps sensors through block readout
EP0630151B1 (en) Driving method for a solid state image pickup device
US4800435A (en) Method of driving a two-dimensional CCD image sensor in a shutter mode
EP0576104B1 (en) Photoelectric transducer apparatus
KR910006608B1 (ko) 고체촬상장치
US6496224B2 (en) Imaging device including thinned read out mode and all pixel read out mode
US6377304B1 (en) Solid-state image-pickup devices exhibiting faster video-frame processing rates, and associated methods
US5420631A (en) Solid state image pickup device and method
US4531156A (en) Solid state image pickup device
DE69827034T2 (de) Hochgeschwindigkeitsauslesearchitektur für analogspeicherarrays
US5818526A (en) Solid state image pickup device having a number of vertical scanning circuit units which is half the number of pixels in the vertical direction
US4626916A (en) Solid state image pickup device
EP0505117B1 (en) Color imaging method with integration time control
JP2656475B2 (ja) 固体撮像装置
EP0251790A2 (en) A solid state imaging device
JP2702955B2 (ja) 固体撮像装置
EP0621726B1 (en) Method of and apparatus for solid state imaging device
US6980244B1 (en) Solid state image pickup device, driving method thereof and camera
JPH11146278A (ja) 固体撮像装置、並びに固体撮像装置の駆動方法
US4803555A (en) Method of driving a solid state image pickup device
JP3216232B2 (ja) 固体撮像装置
JP3866243B2 (ja) 固体撮像素子およびその駆動方法
JP3558505B2 (ja) 固体撮像素子の駆動方法
JPH04293371A (ja) 固体撮像装置
JPS61278280A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee