KR910006317Y1 - Printed circuit board - Google Patents
Printed circuit board Download PDFInfo
- Publication number
- KR910006317Y1 KR910006317Y1 KR2019860015312U KR860015312U KR910006317Y1 KR 910006317 Y1 KR910006317 Y1 KR 910006317Y1 KR 2019860015312 U KR2019860015312 U KR 2019860015312U KR 860015312 U KR860015312 U KR 860015312U KR 910006317 Y1 KR910006317 Y1 KR 910006317Y1
- Authority
- KR
- South Korea
- Prior art keywords
- solder
- land
- soldering
- wiring board
- printed wiring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
Abstract
내용 없음.No content.
Description
제1도 내지 제2도는 본 고안의 일실시예에 관한 것으로, 제1도는 프린트 배선 기판과 거기에 실장되는 전자부품을 나타낸 사시도.1 to 2 are related to an embodiment of the present invention, Figure 1 is a perspective view showing a printed wiring board and the electronic components mounted thereon.
제2도는 본 고안의 한 실시예에 관한 랜드와 단자와의 접합후의 상태를 나타낸 평면도.2 is a plan view showing a state after joining of a land and a terminal according to an embodiment of the present invention.
제3도 내지 제5도는 종래예이며, 제3도는 프린트 배선 기판과 거기에 장착되는 전자부품을 나타낸 사시도.3 to 5 are conventional examples, and FIG. 3 is a perspective view showing a printed wiring board and electronic components mounted thereon.
제4도는 납땜 상태를 나타낸 사시도.4 is a perspective view showing a soldering state.
제5도는 랜드와 단자와의 접합후의 상태를 나타낸 평면도이다.5 is a plan view showing a state after joining of the land and the terminal.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 프린트 배선 기판 2 : 절연기판1 printed wiring board 2 insulation board
3 : 회로패턴 4 : 랜드3: circuit pattern 4: land
5 : IC(전자부품) 6 : 단자5: IC (electronic component) 6: Terminal
7 : 납땜인두 8 : 땜납7 soldering iron 8 solder
10 : 더머 패턴10: dimmer pattern
본 고안은 반도체(IC)등의 전자부품을 장착하기 위한 프린트 배선기판에 관한 것이며, 특히 전자부품의 단자를 탑재하기 위한 패턴이 형성된 랜드에 관한 것이다.The present invention relates to a printed wiring board for mounting an electronic component such as a semiconductor (IC), and more particularly to a land on which a pattern for mounting a terminal of the electronic component is formed.
IC등의 전자부품을 장착하는데 제공되는 프린트 배선기판은 절연 기판상에 예를들어 에칭등의 방법을 사용하여 회로패턴이나 단자 설치용의 랜드등의 도전 패턴을 형성하여 이루어진다.A printed wiring board provided for mounting electronic components such as an IC is formed on an insulating substrate by forming a conductive pattern such as a circuit pattern or a land for terminal installation using, for example, etching or the like.
제3도는 종래의 이 종류의 프린트 배선기판과 여기에 장착되는 전자부품, 예를들어 여러 편평한 팩케이지형의 IC를 나타낸 사시도이다.3 is a perspective view showing a conventional printed wiring board of this kind and an electronic component mounted thereon, for example, several flat packaged ICs.
도면중의 부호 1은 프린트 배선기판을 총괄적으로 나타내고, 2는 절연기판, 3은 회로패턴, 4는 랜드, 5는 편평한 팩케이지 형의 IC, 6은 그 단자이다.In the drawing, reference numeral 1 denotes a printed wiring board as a whole, 2 is an insulated substrate, 3 is a circuit pattern, 4 is a land, 5 is a flat package IC, and 6 is a terminal thereof.
이 도면에 나타낸 바와 같이 IC(5)에서 열을 지어 돌설된 복수개의 단자(6)에 대응시켜 프린트 배선기판(1)의 절연기판(2)상에는 열 형상으로 복수개의 랜드(4)가 배설되어 있다. 각 랜드(4)는 단자(6)의 폭 보다도 약간 넓게 형성되어 있고, 또 랜드(4)를 제외하고 회로패턴(3)상에는 절연 대책이나 땜납 흐름방지등을 목적으로 하여 도시하지 않은 레지스트 막이 형성되어 있다.As shown in the figure, a plurality of lands 4 are arranged in a columnar shape on the insulating substrate 2 of the printed wiring board 1 in correspondence with the plurality of terminals 6 arranged in rows in the IC 5. have. Each land 4 is formed to be slightly wider than the width of the terminal 6, and a resist film (not shown) is formed on the circuit pattern 3 except for the land 4 for the purpose of insulation measures and prevention of solder flow. It is.
이러한 프린트 배선기판(1)에 IC(5)를 장착하는 방법으로서는 여러 가지 방법이 있으나 그 일예로서 IC(5)의 각 단자(6)를 각각 대응하는 랜드(4)상에 탑재한 후, 가열된 납땜 인두와 땜납을 사용하여 각 단자(6)를 각 랜드(4)상에 납땜하는 방법이 있다.There are various methods for mounting the IC 5 on the printed wiring board 1, but as an example, each terminal 6 of the IC 5 is mounted on a corresponding land 4, and then heated. There is a method of soldering each terminal 6 onto each land 4 by using the prepared soldering iron and solder.
이 경우 제5도에 나타낸 바와 같이, 납땜인두(7)의 선단에 실땜납등의 땜납(8)을 근접시켜 이 땜납(8)을 용용시키고, 이 용용된 땜납(8)에 의하여 도면중 좌하의 단자(6)를 도면중 좌하의 랜드(4)에 냅땜한 후, 이들 납땜인두(7)와 땜납(8)을 도면중 우측방향(화살표 A방향)으로 순차적으로 이동함으로써 각 단자(6)를 이것과 대응하는 각 랜드(4)상에 납땜한다.In this case, as shown in FIG. 5, the solder 8 such as real solder is brought close to the tip of the soldering iron 7 to melt the solder 8, and the molten solder 8 shows the lower left in the drawing. After the terminal 6 is soldered to the land 4 at the lower left in the drawing, the soldering iron 7 and the solder 8 are sequentially moved in the right direction (arrow A direction) in the drawing, so that each terminal 6 Is soldered onto each of the lands 4 corresponding thereto.
그러나, 이와 같이 순차적으로 이동하는 납땜 인두(7)와 땜납(8)을 사용하여 납땜을 행할 경우, 각 랜드(4)에 공급되는 땜납(8)의 공급량은 허용량 보다도 약간 많게 설정되어 있어 땜납 부족에 따른 접착 불량이 발생하지 않도록 연구되었다. 즉 최초에 납땜되는 랜드(4)에 대해서는 허용량 보다도 어느 정도 많은 땜납(8)이 공급되고, 이 때에 남은 땜납(8)은 납땜 인두(7)에 부착된 체로 인접한 랜드(4)에 이송되고, 여기서 해당 잉여 땜납이 새롭게 공급되는 땜납(8)에 가산되어 땜납 과잉 상태에서의 납땜이 행하여지고, 이하 이것을 순차적으로 반복함으로서 모든 랜드(4)에 대하여 땜납 과잉 상태에서의 납땜이 행하여 진다.However, when soldering using the soldering iron 7 and the solder 8 which move sequentially, in this way, the supply amount of the solder 8 supplied to each land 4 is set slightly more than the allowable amount, and solder shortage is performed. In order to prevent the adhesion failure caused by That is, the land 8 to be initially soldered is supplied with a larger amount of solder 8 than the allowable amount, and the remaining solder 8 is transferred to the adjacent land 4 with a sieve attached to the soldering iron 7, Here, the excess solder is added to the newly supplied solder 8 to perform soldering in an excessive solder state, and the soldering in the excess solder state is performed on all the lands 4 by sequentially repeating this in turn.
그러나 최후의 랜드(4)에 대한 납땜후에 납땜 인두(7)를 다시 화살표 A방향으로 이송하면, 이 이송방향에는 랜드가 존재하지 않기 때문에 납땜인두(7)에 부착된 잉여 땜납이 최후의 랜드(4)상에 접착된 땜납(8)에 끌어당겨져 그 랜드(4)에 허용량 보다도 많은 땜납(8)이 공급되어 진다. 그리고 이와 같이 과잉의 땜납(8)이 그 랜드(4)로 부터 넘쳐나기 때문에, 제5도에 나타낸 바와 같이 최종의 랜드(4)와 이미 납땜이 종료된 인접랜드(4)와의 사이에 땜납의 브리지부(8a)가 발생하여 단자(6) 사이가 원치 않게 단락되어지는 결함이 있었다. 이와 같은 결함은 근년의 고밀도 장착에 따라 각 랜드(4)의 간격이 현저하게 좁은 폭으로 하게됨으로서 더욱 현저하다. 따라서 본 고안의 목적은 상기 종래 기술의 문제점을 해소하고 장착해야할 전자부품의 단자의 인접 간격이 좁을 경우에도 땜납 접착력을 저하시키는 일 없고 브리지의 형성되어도 단락이 형성될 수 없는 프린트 배선기판을 제공하는데 있다.However, if the soldering iron 7 is again transferred in the direction of arrow A after soldering to the last land 4, since no land exists in this conveying direction, the excess solder attached to the soldering iron 7 is the last land ( The solder 8 attracted to the solder 8 adhered on 4) is supplied to the land 4 in a larger amount than the allowable amount. Since the excess solder 8 overflows from the land 4 in this manner, as shown in FIG. 5, the solder is separated between the final land 4 and the adjacent land 4 that has already been soldered. The bridge part 8a generate | occur | produced, and there existed a defect which the short circuit between the terminals 6 unwanted. Such defects are more remarkable as the spacing of each land 4 becomes significantly narrower in recent years with high density mounting. Accordingly, an object of the present invention is to solve the problems of the prior art and to provide a printed wiring board which does not reduce the solder adhesion even when the adjacent spacing of the terminals of the electronic parts to be mounted is small and a short circuit cannot be formed even when a bridge is formed. have.
상기 목적을 달성하기 위하여 본 고안은 전자부품에 돌설된 단자가 납땜되는 랜드를, 소정의 간격을 두고 복수 병설한 프린트 배선기판에 있어서 최단부에 위치하는 랜드의 근방에 공급되는 땜납의 잉여분을 고이게하는 더미(durmy) 패턴을 설치한 것을 특징으로 한다.In order to achieve the above object, the present invention provides a land for soldering a terminal protruding from an electronic component, and a surplus of solder supplied to the vicinity of the land positioned at the shortest end of the printed wiring board provided at a plurality of intervals. The dummy (durmy) is characterized in that the installation.
즉 상기 수단에 의하면 과잉의 땜납은 최후의 랜드의 근바에 배치된 더미 패턴상에 납땜되기 때문에 랜드끼리가 원치않게 단락되는 일이 없게 된다.That is, according to the said means, since excess solder is soldered on the dummy pattern arrange | positioned in the vicinity of the last land, lands do not unintentionally short-circuit.
이하 본 고안의 실시예를 도면에 따라 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings.
제1도 및 제2도는 본 고안의 한 실시예에 관한 것이다.1 and 2 relate to one embodiment of the present invention.
제1도는 프린트 배선기판과 거기에 장착되는 전자부품을 나타낸 사시도, 제2도는 랜드와 단자와의 납땜후의 상태를 나타낸 평면도이다.1 is a perspective view showing a printed wiring board and electronic components mounted thereon, and FIG. 2 is a plan view showing a state after soldering of lands and terminals.
제1도에는 프린트 배선기판(1)의 절연기판(2)상의 소정위치, 즉 장착 해야할 전자부품에서 열형상으로 돌설되어 있는 복수개의 단자(6)에 대응하는 절연기판(2)상의 소정위치에는, 복수의 랜드(4)가 열형상으로 배설되어 표시되어 있으며, 제2도에는 랜드(4)와 단자(3)와의 납땜후의 상태가 표시되어 있다. 본 실시예에서 최후로 납땜되는 도면중 우측단에는 다른랜드(4)와 동일한 형상이나 그 랜드에 인접하여 회로패턴(3)을 가지지 않는 더미패턴(10)이 배설되어 있다. 이들 랜드(4)와 더미패턴(10)은 열형상을 이루고 따라서 납땜 인두와 땜납을 도면중 화살표 A방향으로 순차적으로 이동하고 최후의 랜드와 단자(6)를 납땜한 후 납땜인두와 부착된 잉여의 땜납(8)이 더미패턴(10)상에 접착된다. 이 경우 잉여땜납의 양에 따라서는 최후의 랜드와 더미패턴(10) 사이에 땜납의 브리지부가 형성될 수도 있으나 이 더미 패턴(10)은 회로 형성에 관여하지 않기 때문에 단자(6)가 원치않게 단락되는 일은 없게 된다.1 shows a predetermined position on the insulated substrate 2 of the printed wiring board 1, that is, a predetermined position on the insulated substrate 2 corresponding to the plurality of terminals 6 protruding in a column shape from the electronic component to be mounted. A plurality of lands 4 are arranged and displayed in a columnar shape, and FIG. 2 shows a state after soldering of the lands 4 and the terminals 3. In the last soldering figure in this embodiment, the dummy pattern 10 having the same shape as the other land 4 or the circuit pattern 3 adjacent to the land is disposed. These lands 4 and the dummy pattern 10 form a thermal shape. Therefore, the soldering iron and the solder are sequentially moved in the direction of arrow A in the drawing, and the last land and the terminal 6 are soldered, and the excess solder and solder are attached. Solder 8 is bonded onto the dummy pattern 10. In this case, depending on the amount of excess solder, a bridge portion of solder may be formed between the last land and the dummy pattern 10. However, since the dummy pattern 10 does not participate in the circuit formation, the terminal 6 is undesirably shorted. There will be no.
그리고 본 고안에 있어서 사용되는 땜납은 상술한 선형상의 땜납에 한정되지 않고 크림 형상의 땜납을 사용하는 것도 가능하고 이 경우는 프린트 배선기판의 각 랜드에 미리 스크린 인쇄등에 의하여 크림 땜납을 도포하여 거기에 전자 부품의 단자를 탑재한 후 납땜 인두를 순차적으로 이동시켜 납땜을 연속적으로 행하면된다.The solder used in the present invention is not limited to the linear solder described above, and cream solder can be used. In this case, the cream solder is applied to each land of the printed wiring board in advance by screen printing or the like. After mounting the terminal of the electronic component, the soldering iron may be sequentially moved to perform soldering continuously.
또 상기 실시예에서는 전자부품의 한예로서 편평한 팩케이지형의 IC를 들었으나 기타 네트워크 소자나 편평한 케이블 등의 전자부품에도 본 고안을 적용할 수 있는 것은 당연하다.In the above embodiment, a flat package type IC is mentioned as an example of an electronic component, but it is natural that the present invention can be applied to other electronic components such as network elements and flat cables.
이상 설명한 바와 같이 본 고안에 의하면 연속적으로 납땜되는 최후의 랜드 근방에 소정의 납땜면을 가진 더미 패턴을 이 랜드와 일체 혹은 별개로 배설하였기 때문에 잉여의 땜납이 이 더미 패턴상에 고이고 따라서 땜납 과잉 상태에서의 납땜이 가능하여지므로 땜납 접착력이 저하되는 일이 없이 또한 고밀도 장착에 있어서도 단락의 위험성을 피할 수 있으며 최단부의 랜드와 소정의 간격을 두고, 병설된 더미 패턴은 공급되는 땜납의 잉여분을 고이게 하므로, 통상은 최단부의 랜드와 단락되지 않고, 땜납의 잉여분이 더미패턴 상에 실리게 된다. 그러나 수동 납땜을 위한 땜납의 잉여분에는 불급일이 있게 되며, 특히 대부분의 경우에 최단부의 랜드와 더미패턴이 땜납에 의하여 단락되는 경우가 생긴다. 그러나, 이와같은 단락이 생겼다 하더라도 더미패턴은 전기적으로 다른 부분과 연결되어 있지 않으므로 문제가 발생하지 않는다. 따라서 본원의 구성은 수동 납땜의 경우에 땜납의 잉여분이 더미패턴 상에 실리거나 또는 최단부의 랜드와 더미패턴 사이에서 땜납에 의하여 브리지 되므로 최단부 보다도 내측에 있은 랜드 사이의 단락이 확실하게 방지된다.As described above, according to the present invention, since a dummy pattern having a predetermined soldering surface is disposed integrally or separately from this land near the last land to be continuously soldered, the excess solder is accumulated on the dummy pattern and thus the excess solder state. Since soldering in is possible, the solder adhesion is not degraded and the risk of short circuit can be avoided even in high-density mounting, and the dummy pattern provided at a predetermined distance from the shortest land allows the excess amount of solder to be supplied. Normally, an excess of solder is carried on the dummy pattern without being shorted to the shortest land. However, there is a non-payment in excess of solder for manual soldering, and in most cases, the shortest lands and dummy patterns are short-circuited by the solder. However, even if such a short circuit occurs, the dummy pattern is not electrically connected with another part, and thus no problem occurs. Therefore, in the case of manual soldering, in the case of passive soldering, an excess amount of solder is loaded on the dummy pattern or bridged by solder between the shortest land and the dummy pattern, so that a short circuit between the lands inside the shortest part is prevented reliably.
Claims (1)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1986026622U JPS62140769U (en) | 1986-02-27 | 1986-02-27 | |
JP26622 | 1986-02-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870014063U KR870014063U (en) | 1987-09-11 |
KR910006317Y1 true KR910006317Y1 (en) | 1991-08-22 |
Family
ID=12198568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019860015312U KR910006317Y1 (en) | 1986-02-27 | 1986-10-07 | Printed circuit board |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS62140769U (en) |
KR (1) | KR910006317Y1 (en) |
-
1986
- 1986-02-27 JP JP1986026622U patent/JPS62140769U/ja active Pending
- 1986-10-07 KR KR2019860015312U patent/KR910006317Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR870014063U (en) | 1987-09-11 |
JPS62140769U (en) | 1987-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5129573A (en) | Method for attaching through-hole devices to a circuit board using solder paste | |
US4835345A (en) | Printed wiring board having robber pads for excess solder | |
US6729532B2 (en) | Component mounting method | |
US5842274A (en) | Method of forming discrete solder portions on respective contact pads of a printed circuit board | |
KR910006317Y1 (en) | Printed circuit board | |
JPH01300588A (en) | Printed wiring board and method of soldering the same | |
US5496971A (en) | Circuit arrangement for multilayer printed circuit board | |
JPH0563346A (en) | Device mounted with chip type electronic parts | |
US4779339A (en) | Method of producing printed circuit boards | |
JPS63124496A (en) | Method of fitting multiterminal component | |
JPH07142821A (en) | Printed wiring board | |
JPS63278398A (en) | Forming method for solder bridge preventing barrier in printed circuit board | |
JPH0927666A (en) | Mounting structure of chip component on wiring board | |
JP2008103547A (en) | Solder paste applying method, and electronic circuit board | |
JPH07106745A (en) | Printed wiring board and formation of solder film on pad | |
JPH0144035B2 (en) | ||
JPH03262186A (en) | Printed wiring board | |
JPH04105390A (en) | Substrate mechanism | |
JPH04373156A (en) | Printing method of cream solder | |
JPH01119085A (en) | Printed board | |
WO1987004040A1 (en) | Multilayer printed circuit board | |
JPS5849653Y2 (en) | printed wiring board | |
KR920004037B1 (en) | Painting method for printed circuit board | |
JPS63291494A (en) | Surface mounting printed wiring board | |
JP2528436B2 (en) | Manufacturing method of circuit board device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E601 | Decision to refuse application | ||
E902 | Notification of reason for refusal | ||
J2X1 | Appeal (before the patent court) |
Free format text: TRIAL NUMBER: 1990201000972; APPEAL AGAINST DECISION TO DECLINE REFUSAL Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
O032 | Opposition [utility model]: request for opposition | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20001229 Year of fee payment: 11 |
|
EXPY | Expiration of term |