JPH0144035B2 - - Google Patents
Info
- Publication number
- JPH0144035B2 JPH0144035B2 JP58037782A JP3778283A JPH0144035B2 JP H0144035 B2 JPH0144035 B2 JP H0144035B2 JP 58037782 A JP58037782 A JP 58037782A JP 3778283 A JP3778283 A JP 3778283A JP H0144035 B2 JPH0144035 B2 JP H0144035B2
- Authority
- JP
- Japan
- Prior art keywords
- lands
- soldering
- land
- terminals
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005476 soldering Methods 0.000 claims description 39
- 239000000919 ceramic Substances 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Description
【発明の詳細な説明】
(a) 発明の技術分野
セラミツク基板に導体ペーストを印刷し焼成し
てなるセラミツク配線板が知られているが、本発
明は、セラミツク配線板内の回路パターンとIC
やコネクタ等の実装部品との半田付けを行なう部
分の構成に関する。[Detailed Description of the Invention] (a) Technical Field of the Invention Ceramic wiring boards made by printing and firing conductive paste on a ceramic substrate are known.
The present invention relates to the configuration of parts that are soldered to mounted components such as connectors and connectors.
(b) 技術の背景
セラミツク配線板やプリント基板に搭載する部
品やコネクタの端子と配線板の配線パターンを接
続するには、配線板に開けたスルーホールに端子
を挿入して半田付けする手段と、配線板に設けた
ランドにフラツトパツケージIC等の端子を重ね
てリフロー半田付けする手段が採られている。こ
れらの配線板においては、部品の実装密度や配線
密度を高めるために、コネクタやICなどの実装
部品の端子間隔を小さくすることが行なわれてい
るが、端子間隔をあまり狭くすると、リフロー半
田付けの際に配線板上で隣接するランド同士が半
田でブリツジして短絡する恐れがある。このよう
なブリツジ現象を来すことなしに端子間隔を小さ
くするために、前記のスルーホールに端子を挿入
する手段では、スルーホールを千鳥状に配列し、
端子も先端が千鳥状になるように形成することが
行なわれている。(b) Background of the technology To connect the terminals of components and connectors mounted on ceramic wiring boards or printed circuit boards to the wiring patterns of the wiring board, there is a method of inserting the terminals into through holes drilled in the wiring board and soldering them. A method has been adopted in which terminals of flat package ICs and the like are stacked on lands provided on a wiring board and reflow soldered. In these wiring boards, the distance between the terminals of mounted components such as connectors and ICs is reduced in order to increase the mounting density and wiring density of components, but if the distance between the terminals is too narrow, reflow soldering At this time, there is a risk that adjacent lands on the wiring board may be bridged by solder, resulting in a short circuit. In order to reduce the terminal spacing without causing such a bridging phenomenon, the above-mentioned means for inserting terminals into through holes is such that the through holes are arranged in a staggered manner.
Terminals are also formed so that their tips are staggered.
ところがセラミツク基板は、スルーホールを機
械的に開けるのが困難なため、端子をランドに重
ねて半田付けすることが多用されているが、この
ようにランドに端子を重ねて半田付けする構成で
は、スルーホール式のように千鳥状に配置して端
子間隔を小さくすることは困難である。 However, it is difficult to mechanically open through holes in ceramic boards, so terminals are often soldered by stacking them on lands. It is difficult to reduce the terminal spacing by arranging the terminals in a staggered manner as in the through-hole type.
(c) 従来技術とその問題点
第１図は従来のセラミツク配線板とコネクタ端
子との半田付け部を示すものでイは平面図、ロは
イ図のロ−ロ断面図である。セラミツク配線板
は、セラミツク基板１の上に内層の導体パターン
２を設け、その上にガラスなどからなる絶縁層３
を設けて絶縁し、この絶縁層３の上に表面層の導
体パターン４を設けた構成になつている。そして
コネクタ５を実装し、その端子６と導体パターン
を接続するには、表面の導体パターン４と同じ層
に半田付け用のランド７を設け、このランド７上
に端子６を載置して半田付けする。内層の導体パ
ターン２をコネクタ端子６と接続する場合は、内
層の導体パターン２をスルーホールで表面層に引
き出し、表面に設けたランド７に接続しておく。(c) Prior art and its problems FIG. 1 shows a soldering part between a conventional ceramic wiring board and a connector terminal, in which A is a plan view and B is a cross-sectional view of FIG. A ceramic wiring board has an inner conductor pattern 2 provided on a ceramic substrate 1, and an insulating layer 3 made of glass or the like on top of the inner conductor pattern 2.
is provided for insulation, and a conductive pattern 4 as a surface layer is provided on this insulating layer 3. Then, in order to mount the connector 5 and connect the terminal 6 and the conductor pattern, a land 7 for soldering is provided on the same layer as the conductor pattern 4 on the front surface, and the terminal 6 is placed on this land 7 and soldered. Attach. When connecting the inner layer conductor pattern 2 to the connector terminal 6, the inner layer conductor pattern 2 is drawn out to the surface layer through a through hole and connected to the land 7 provided on the surface.
ところがこのようにランド７…上に端子６…を
重ねて半田付けする手段では、ランド７…もフラ
ツトの端子６…と同様に、複数のランド７…を一
定間隔で平行に配設する構成となるため、ランド
７…を千鳥状に配置することは困難であり、端子
間隔を小さくすることができなかつた。 However, in this method of stacking and soldering the terminals 6 on the lands 7, the lands 7 also have a structure in which a plurality of lands 7 are arranged in parallel at regular intervals, similar to the flat terminals 6. Therefore, it is difficult to arrange the lands 7 in a staggered manner, and it is not possible to reduce the terminal spacing.
(d) 発明の目的
本発明は、従来のセラミツク配線板におけるこ
のような問題を解決し、端子をセラミツク配線板
のランドに重ねて半田付けする構成のものにおい
ても、端子間隔を小さくすることを目的とする。(d) Purpose of the Invention The present invention solves these problems in conventional ceramic wiring boards, and makes it possible to reduce the terminal spacing even in a structure in which the terminals are overlapped and soldered to the lands of the ceramic wiring board. purpose.
(e) 発明の構成
この目的を達成するために本発明は、多層の導
体パターンを有するセラミツク配線板のランド上
に端子を載置して半田付け接続するものにおい
て、
端子を半田付けするランドの形状を、幅の広い
部分と狭い部分とを有し、かつ隣接するランド同
士は、幅の狭い部分と幅の広い部分とが対応する
ように互い違いに配置され、また隣接するランド
同士は異なる層のランドに互いに段違いに接続さ
れる部分を含む構成を採つている。(e) Structure of the Invention In order to achieve this object, the present invention provides a device in which a terminal is placed on the land of a ceramic wiring board having a multilayer conductor pattern and connected by soldering. The shape has a wide part and a narrow part, and adjacent lands are arranged alternately so that the narrow part and wide part correspond to each other, and the adjacent lands are arranged in different layers. The structure includes parts that are connected to the lands at different levels from each other.
(f) 発明の実施例
次に本発明によるセラミツク配線板への部品実
装構造が実際上どのように具体化されるかを実施
例で説明する。第２図は部品の端子を半田付けす
るランドのパターン形状を示す図である。８ａと
８ｂはそれぞれ隣接するランドであり、このよう
に形状の異なるランド８ａと８ｂが交互に配置さ
れ、第３図に示すように端子６…が半田付けされ
る。ランド８ａ，８ｂは、それぞれパターン幅の
広い半田付け面９ａと９ｂを備えているが、互い
に端子６の長手方向に対し距離D1だけずらされ
ている。その結果第３図イのように、パターン幅
の広い半田付け面９ａと９ｂが千鳥状に配列され
る。(f) Embodiments of the Invention Next, examples will be used to explain how the structure for mounting components on a ceramic wiring board according to the present invention is actually implemented. FIG. 2 is a diagram showing a pattern shape of a land to which a terminal of a component is soldered. The lands 8a and 8b are adjacent to each other, and the lands 8a and 8b having different shapes are arranged alternately, and the terminals 6 are soldered as shown in FIG. 3. The lands 8a and 8b each have a soldering surface 9a and 9b with a wide pattern width, but are offset from each other by a distance D 1 with respect to the longitudinal direction of the terminal 6. As a result, as shown in FIG. 3A, the soldering surfaces 9a and 9b having a wide pattern width are arranged in a staggered manner.
そしてランド８ａ側は、パターン幅の広い半田
付け面９ａとパターン幅の狭い部分１１ａ上に端
子６…を載置し半田付けされる。またランド８ｂ
側は、パターン幅の広い半田付け面９ｂとパター
ン幅の狭い部分１１ｂ上に端子６…を載置し半田
付けされる。端子６の半田付け強度は、主として
この広い半田付け面９ａ，９ｂで確保される。 On the land 8a side, the terminals 6 are placed and soldered on the soldering surface 9a having a wide pattern width and the part 11a having a narrow pattern width. Also land 8b
On the other side, the terminals 6 are placed on the soldering surface 9b having a wide pattern width and the part 11b having a narrow pattern width, and are soldered. The soldering strength of the terminal 6 is mainly ensured by the wide soldering surfaces 9a and 9b.
このようにランド８ａ，８ｂのほぼ全長にわた
つて隣接するため、隣接するランド８ａ，８ｂ間
の沿面距離を長くするために、隣接するランド８
ａと８ｂ間の高さを変え、段違いにしている。第
３図のロは同図イのロ−ロ断面図、ハは同図イの
ハ−ハ断面図である。ロ図に示すようにランド８
ｂは、セラミツク基板１に設けられた内層導体パ
ターン２と同一面に設けてある。これに対しハ図
に示すように、ランド８ａは表面層の導体パター
ン４と同一面に設けてある。従つてランド８ａ…
と８ｂ…とは半田付け位置が段違いとなり、段差
分だけ沿面距離が長くなる。そのため、隣接する
ランド８ａ，８ｂ間の半田によるブリツジ現象が
より確実に防止される。 Since the lands 8a and 8b are adjacent to each other over almost the entire length, in order to increase the creepage distance between the adjacent lands 8a and 8b, the adjacent lands 8a and 8b are
The height between a and 8b is changed to create different levels. In FIG. 3, B is a cross-sectional view taken along line A in FIG. 3, and C is a cross-sectional view taken along line H in FIG. Land 8 as shown in Fig.
b is provided on the same surface as the inner layer conductor pattern 2 provided on the ceramic substrate 1. On the other hand, as shown in Figure C, the land 8a is provided on the same surface as the conductor pattern 4 on the surface layer. Therefore, land 8a...
and 8b... have different soldering positions, and the creepage distance becomes longer by the difference in level. Therefore, the bridging phenomenon caused by solder between adjacent lands 8a and 8b can be more reliably prevented.
図示例では半田付け強度をより大きくするため
に、ランド８ａは、半田付け面９ａのほかに面積
の広い半田付け面１０ａも補助的に備えている。
即ちパターン幅の広い主半田付け面９ａと補助半
田付け面１０ａとの間が、幅細のパターン１１ａ
で接続されている。そして主半田付け面９ａおよ
び補助半田付け面１０ａと隣接するランド８ｂの
半田付け面９ｂとの間は、端子６の長手方向に距
離D1，D2だけ離間させることにより、ランド８
ａ，８ｂは、幅広の半田付け面９ａ，１０ａ，９
ｂがそれぞれ幅細のパターン１１ｂ，１１ｃ，１
１ａと対応するようにしてある。ランド８ａ，８
ｂの幅広の半田付け面９ａ，９ｂ，１０ａは端子
６…より幅が広く、かつランド８ａ，８ｂは端子
６…の先端から寸法ｌだけ突き出している。その
ためランド８ａ，８ｂ上の端子６と、該ランド８
ａ，８ｂはそれぞれの対向面同士が半田付けされ
ることに加えて、端子６…の先端とランド８ａ，
８ｂのｌだけ突き出した部分との間の隅の部分１
２でも半田付けされる。またハのように、ランド
８ａ上の端子６…は、垂直の立上がり部６１と半
田付け面１０ａ間の隅部分１３、端子６の両側面
と半田付け面９ａ，１０ａ間の隅部１４でも半田
付けされる。一方ロのように、ランド８ｂ上の端
子６…は、垂直の立上がり部６１と半田付け面９
ｂ間の隅部分１５、端子６の両側面と半田付け面
９ｂ間の隅部１６でも半田付けされる。 In the illustrated example, in order to further increase the soldering strength, the land 8a additionally includes a soldering surface 10a having a large area in addition to the soldering surface 9a.
That is, between the main soldering surface 9a, which has a wide pattern width, and the auxiliary soldering surface 10a, there is a pattern 11a, which has a narrow pattern width.
connected with. The main soldering surface 9a and the auxiliary soldering surface 10a are separated from the soldering surface 9b of the adjacent land 8b by distances D 1 and D 2 in the longitudinal direction of the terminal 6, so that the land 8
a, 8b are wide soldering surfaces 9a, 10a, 9
Patterns 11b, 11c, 1 with narrow width b, respectively
It is made to correspond to 1a. Land 8a, 8
The wide soldering surfaces 9a, 9b, 10a of b are wider than the terminals 6, and the lands 8a, 8b protrude from the tips of the terminals 6 by a distance l. Therefore, the terminal 6 on lands 8a and 8b and the land 8
In addition to soldering the opposing surfaces of a and 8b, the tips of the terminals 6 and lands 8a,
Corner part 1 between the part of 8b that protrudes by l
2 is also soldered. Also, as shown in C, the terminals 6 on the lands 8a are soldered at the corner 13 between the vertical rising part 61 and the soldering surface 10a, and at the corner 14 between both sides of the terminal 6 and the soldering surfaces 9a and 10a. be attached. On the other hand, as shown in FIG.
Soldering is also carried out at the corner 15 between the terminals 6 and 9b, and at the corner 16 between the both sides of the terminal 6 and the soldering surface 9b.
このように端子６…は、ランド８ａ，８ｂに、
対向面だけでなく、両側、先端および付け根側の
立上り部等の側面でも半田付けされるので、半田
付け強度が極めて強くなる。 In this way, the terminals 6... are connected to the lands 8a, 8b,
Since soldering is performed not only on the opposing surfaces but also on both sides and on the side surfaces such as the rising portions on the tip and base sides, the soldering strength becomes extremely strong.
ICやLSIなどのように基板に搭載する部品は端
子が短いが、第４図はこのように端子の短い搭載
部品の半田付けに適するランド形状を例示する図
である。このランド１６ａ，１６ｂも、幅の広い
部分１７，１８と幅の狭い部分１９，２０から成
つており、かつ幅の広い部分１７，１８は隣接す
るランドの幅の狭い部分２０，１９と対応するよ
うになつている。従つて第５図ロ〜ニのように端
子６…は、ランド１６ａ，１６ｂとの対向面のほ
か、端子先端、両側面でも２１，２２で示される
ように、半田付けされる。また第５図ロに示すよ
うに、端子６の付け根部が折れ曲がつていて、立
ち上り部６１を有している場合は、該立ち上り部
６１とランド１６ａ，１６ｂ間の隅部でも２３で
示されるように半田付けされる。この場合もニ図
から明らかなように、隣接するランド１６ａ，１
６ｂ間に段差ができるので沿面距離が長くなり、
半田ブリツジが発生しにくくなる。また第５図、
第３図の実施例とも、内層のランド１６ａ，８ｂ
を露出させるための凹部２４を有しているため、
内層側ランド１６ａ，８ｂに接続すべき端子を凹
部２４に挿入することで、端子６…とランドとの
位置決めを行なうことができる。しかも一端挿入
すれば、凹部２４中の端子は容易に凹部から脱出
したりずれたりすることはないので、半田付け工
程までの端子とランドとの位置決めも確実とな
る。従つて部品実装の自動化も容易に実現でき
る。 Components mounted on a board, such as ICs and LSIs, have short terminals, and FIG. 4 is a diagram illustrating a land shape suitable for soldering mounted components with short terminals. These lands 16a, 16b also consist of wide parts 17, 18 and narrow parts 19, 20, and the wide parts 17, 18 correspond to the narrow parts 20, 19 of the adjacent lands. It's becoming like that. Therefore, as shown in FIGS. 5B to 5D, the terminals 6 are soldered not only on the surfaces facing the lands 16a and 16b, but also on the tips of the terminals and on both sides, as shown by 21 and 22. In addition, as shown in FIG. Soldered as shown. In this case as well, as is clear from Figure 2, the adjacent lands 16a, 1
Since there is a step between 6b, the creepage distance becomes longer.
Solder bridging is less likely to occur. Also, Figure 5,
In both the embodiment of FIG. 3, the lands 16a and 8b of the inner layer
Since it has a recess 24 for exposing the
By inserting the terminals to be connected to the inner-layer lands 16a, 8b into the recesses 24, the terminals 6... and the lands can be positioned. Moreover, once one end is inserted, the terminal in the recess 24 will not easily escape or shift from the recess, so the positioning of the terminal and the land up to the soldering process can be ensured. Therefore, automation of component mounting can be easily realized.
第４図、第５図の形状のランドでは、鎖線で示
すように、ランド１６ａ，１６ｂの幅広の部分１
７，１８の角部を斜めに切除すると、隣接ランド
１６ａ，１６ｂ間の距離が長くなり、半田ブリツ
ジの発生をより確実に防止できる。 In the lands having the shapes shown in FIGS. 4 and 5, the wide portions 1 of the lands 16a and 16b are shown by the chain lines.
By cutting the corners 7 and 18 obliquely, the distance between the adjacent lands 16a and 16b becomes longer, and the occurrence of solder bridging can be more reliably prevented.
(g) 発明の効果
以上のように本発明によれば、多層の導体パタ
ーンを有するセラミツク配線板の、端子を半田付
けするランドが、幅の広い部分と狭い部分とを有
する形状になつている。そして隣接するランド
は、幅の狭い部分と幅の広い部分が対応するよう
に互い違いに配置され、かつ隣接するランド同士
は異なる層のランドに互いに段違いに接続され
る。そのため、フラツトリードなどのように端子
をランド上に載置して半田付けする形式の実装部
品であつても、隣接するランド間の高さを変え、
段違いにすることで、沿面距離を長くすることが
でき、電気的絶縁性が向上すると共に、半田付け
時にブリツジが発生するのを未然に防止すること
が可能となる。そのため部品実装の自動化も容易
になり、かつ製造歩留りも向上する。またランド
の専有面積を大きくしなくても、幅の広いランド
部分で十分な半田量が得られるので、高い半田付
け強度を得ることができる。したがつて、セラミ
ツク配線板の総面積に対する１ランド当たりの専
有面積の割合が小さく、またランドを該配線板の
端部にも配設できるため、同じスペース内に多数
の端子およびランドを配設できることになり、セ
ラミツク配線板の回路および部品搭載を高密度化
できる。(g) Effects of the Invention As described above, according to the present invention, the land to which a terminal is soldered on a ceramic wiring board having a multilayer conductor pattern has a shape having a wide part and a narrow part. . The adjacent lands are arranged alternately so that the narrower width portions and the wider width portions correspond to each other, and the adjacent lands are connected to lands of different layers at different levels. Therefore, even for mounted components such as flat leads where terminals are placed on lands and soldered, it is necessary to change the height between adjacent lands.
By making the steps different, it is possible to increase the creepage distance, improve electrical insulation, and prevent bridging from occurring during soldering. This facilitates automation of component mounting and improves manufacturing yield. Moreover, even without increasing the exclusive area of the land, a sufficient amount of solder can be obtained in the wide land portion, so high soldering strength can be obtained. Therefore, the ratio of the exclusive area per land to the total area of the ceramic wiring board is small, and lands can also be placed at the ends of the wiring board, making it possible to arrange a large number of terminals and lands in the same space. This makes it possible to increase the density of circuits and components mounted on ceramic wiring boards.
第１図は従来のセラミツク配線板の端子接続部
を示す平面図と部分断面側面図、第２図以下は本
発明によるセラミツク配線板への部品実装構造の
実施例を示す図で、第２図は本発明をコネクタと
の接続部に適用する場合のランド形状を示す図、
第３図は同ランドとコネクタ間を半田付けする例
を示す図、第４図は本発明をIC等の搭載部品の
半田付けに適用する場合のランド形状を示す図、
第５図は同ランドと搭載部品の端子間を半田付け
する例を示す図である。
図において、１はセラミツク基板、２は内層の
導体パターン、３は絶縁層、４は表面層の導体パ
ターン、５はコネクタ、５１はIC等の搭載部品、
６…は端子、８ａ，８ｂ，１６ａ，１６ｂはラン
ド、９ａ，９ｂ，１０ａは幅広の半田付け面、１
２，１３，１５，１４，１６，２１，２２，２３
は端子側面とランド間の隅部、２４は凹部をそれ
ぞれ示す。
FIG. 1 is a plan view and a partial cross-sectional side view showing a terminal connection part of a conventional ceramic wiring board, and FIG. is a diagram showing a land shape when the present invention is applied to a connection part with a connector,
Fig. 3 is a diagram showing an example of soldering between the land and the connector, and Fig. 4 is a diagram showing the shape of the land when the present invention is applied to soldering of mounted components such as ICs.
FIG. 5 is a diagram showing an example of soldering between the land and the terminals of the mounted component. In the figure, 1 is a ceramic substrate, 2 is an inner layer conductor pattern, 3 is an insulating layer, 4 is a surface layer conductor pattern, 5 is a connector, 51 is a mounted component such as an IC,
6... are terminals, 8a, 8b, 16a, 16b are lands, 9a, 9b, 10a are wide soldering surfaces, 1
2, 13, 15, 14, 16, 21, 22, 23
24 indicates a corner between the terminal side surface and the land, and 24 indicates a recess.
Claims (1)
板のランド上に端子を載置して半田付け接続する
ものにおいて、 端子を半田付けするランドが、幅の広い部分と
狭い部分とを有し、かつ隣接するランド同士は、
幅の狭い部分と幅の広い部分とが対応するように
互い違いに配置され、かつ隣接するランド同士は
異なる層のランドに互いに段違いに接続される部
分を含む構成としたことを特徴とするセラミツク
配線板への部品実装構造。[Claims] 1. In a device in which a terminal is placed on a land of a ceramic wiring board having a multilayer conductor pattern and connected by soldering, the land to which the terminal is soldered has a wide part and a narrow part. Lands that have and are adjacent to each other are
Ceramic wiring characterized by having a structure in which narrow parts and wide parts are arranged alternately so as to correspond, and adjacent lands include parts connected to lands in different layers at different levels. Structure for mounting components on a board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58037782A JPS59163893A (en) | 1983-03-08 | 1983-03-08 | Part mounting structure to ceramic circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58037782A JPS59163893A (en) | 1983-03-08 | 1983-03-08 | Part mounting structure to ceramic circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59163893A JPS59163893A (en) | 1984-09-14 |
| JPH0144035B2 true JPH0144035B2 (en) | 1989-09-25 |
Family
ID=12507054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58037782A Granted JPS59163893A (en) | 1983-03-08 | 1983-03-08 | Part mounting structure to ceramic circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59163893A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6183080U (en) * | 1984-11-07 | 1986-06-02 | ||
| JP5406887B2 (en) * | 2011-06-29 | 2014-02-05 | 株式会社鷺宮製作所 | Valve device and method for manufacturing valve device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5527601A (en) * | 1978-08-17 | 1980-02-27 | Tokyo Shibaura Electric Co | Reflow soldering pattern |
-
1983
- 1983-03-08 JP JP58037782A patent/JPS59163893A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5527601A (en) * | 1978-08-17 | 1980-02-27 | Tokyo Shibaura Electric Co | Reflow soldering pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59163893A (en) | 1984-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02198192A (en) | Surfacemounting type decoupling capacitor | |
| JP2757748B2 (en) | Printed wiring board | |
| JPH10313157A (en) | Printed board | |
| JPH01300588A (en) | Printed wiring board and method of soldering the same | |
| JP2001189544A (en) | Printed circuit board and its electric component mounting method | |
| JP2873645B2 (en) | Manufacturing method of ceramic multilayer wiring board | |
| JP2789406B2 (en) | Circuit board | |
| JPH0144035B2 (en) | ||
| US4779339A (en) | Method of producing printed circuit boards | |
| JPH0219635B2 (en) | ||
| JPH1041605A (en) | Electronic component mounting structure | |
| JPS5998584A (en) | Printed circuit board | |
| JPH0766543A (en) | Printed board | |
| KR100370683B1 (en) | Structure and method for mounting electronic circuit unit on printed circuit board | |
| JPH07142821A (en) | Printed wiring board | |
| JPH0144034B2 (en) | ||
| JP3038144B2 (en) | Circuit board | |
| JP2914980B2 (en) | Surface mounting structure of multi-terminal electronic components | |
| KR200164513Y1 (en) | Structure of connector pin using pcb board | |
| JPH0217694A (en) | Printed wiring board for mounting electronic part having surface | |
| JP2528436B2 (en) | Manufacturing method of circuit board device | |
| JPH0510388Y2 (en) | ||
| JPS6141272Y2 (en) | ||
| KR910006317Y1 (en) | Printed circuit board | |
| JPH05129767A (en) | Printed wiring board |