KR910005792B1 - 부호화 복호화 방법 - Google Patents

부호화 복호화 방법 Download PDF

Info

Publication number
KR910005792B1
KR910005792B1 KR1019880001916A KR880001916A KR910005792B1 KR 910005792 B1 KR910005792 B1 KR 910005792B1 KR 1019880001916 A KR1019880001916 A KR 1019880001916A KR 880001916 A KR880001916 A KR 880001916A KR 910005792 B1 KR910005792 B1 KR 910005792B1
Authority
KR
South Korea
Prior art keywords
circuit
syndrome
output
input
encoding
Prior art date
Application number
KR1019880001916A
Other languages
English (en)
Other versions
KR880012028A (ko
Inventor
요시아끼 오다
아쓰히로 야마기시
헤데오 요시다
도오루 이노우에
도시히사 니시지마
Original Assignee
미쓰비시 뎅끼 가부시기가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅끼 가부시기가이샤, 시기 모리야 filed Critical 미쓰비시 뎅끼 가부시기가이샤
Publication of KR880012028A publication Critical patent/KR880012028A/ko
Application granted granted Critical
Publication of KR910005792B1 publication Critical patent/KR910005792B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Abstract

내용 없음.

Description

부호화 복호화 방법
제1도는 본 발명의 일 실시예에 사용하는 신드롬계산회로도.
제2도는 본 발명의 복호화 동작의 플로우챠트도.
제3도는 종래 의 부호화 복호화 회로의 블록도.
제4도는 종래의 신드롬계산회로.
제5도는 제3도에서 부호화 동작의 플로우챠트도.
* 도면의 주요부분에 대한 부호의 설명
1 : 부호화시의 정보심볼의 입력단자 2 : 부호화시의 부호어의 출력단자
3 : 부호화시의 수신어의 입력단자
4 : 복호화시의 정정된 정보심볼의 출력단자
5 : 부호화시의 지연용 쉬프트레지스터
6 : 부호화시의 정보심볼과 체크심볼의 출력전환스위치
7 : 복호화시의 지연용 쉬프트레지스터 8 : 유한체의 가산회로
본 발명은 부호화 복호화 방법 특허 오(誤)정정부호의 부호화 복호화 방법에 관한 것이다.
제3도는 예를들면 소화 48(1973)년 9월 20일 주식회사 쇼고오도오 발행 부호이론등에 표시된 리드솔로몬부호의 부호화 복호화 방법을 실시하기 위한 종래의 부호화 복호화 회로도이다.
도면에 있어서 부호화시의 정보심볼의 입력단자(1)는 부호회시의 지연용쉬프트레지스터(5) 및 신드롬계산회로(9)의 각 입력측과 접속되어 있다. 부호화시의 부호어의 출력단자(2)는 부호화시의 정보부와 체크 심볼부의 출력전환스위치(6)의 일측 전환단자와 접속되어 있다. 복호화시의 수신어의 입력단자(3)는 복호화시의 지연용 쉬프트 레지스터(7) 및 신드롬계산회로(9)의 각 입력측과 접속되어 있다.
복호화시의 결정된 정보심볼의 출력단자(4)는 유한체의 가산회로(8)의 출력측과 접속되어 있다. 복호화시의 지연용 쉬프트레지스터(5)의 출력측은 출력전환스위치(6)와 접속되어 있다. 복호화시의 지연용 쉬프트레지스터(7)의 출력측은 가산회로(8)의 일측의 입력측과 접속되어 있다.
또 가산회로(8)의 타측 입력측은 오수치 계산회로(13)의 출력측과 접속되어 있다. 신드롬계산회로(9)의 출력측은 체크심볼계산회로(10) 및 오위치 다항식, 오수치 다항식 도출회로(11)의 각 입력측과 접속되어 있다.
이 체크심볼계산회로(10)의 출력측은 출력전환스위치(6)의 타측전환단자와 접속되어 있다. 오위치 다항식, 오수치 다항식 도출회로(11)의 출력측은 오수치 계산회로(13) 및 오위치 다항식의 근을 구하기 위한 체인의 알고리즘회로(12)의 각 입력측과 접속되어 있다.
이 체인의 알고리즘회로(12)의 출력측은 오수치 계산회로(13)의 입력측과 접속되어 있다. 부호화 복호화회로전체의 제어회로(14)는 출력전환 스위치(6), 신드롬계산회로(9), 체크심볼 계산회로(10), 오위치다항식, 오수치 다항식 도출회로(11), 체인의 알고리즘회로(12) 및 오수치 계산회로(13)와 각각 접속되어 있어 스위치 및 각 회로를 제어한다.
제4도는 제3도의 신드롬계산회로(9)의 상세회로도이다. 도면에 있어서 앤드게이트(18)의 일측 입력측은 부호화시에 있어 정보심볼, 복호화시에 있어 수신어의 입력단자(15)와 그 타측의 입력측은 부호화시의 체크심볼부를 ＂0＂으로 하기 위한 제어신호의 입력단자(16)와 각각 접속되어 있다.
더욱이 이 입력단자(15)와 앤드게이트(18)와는 8개의 도선으로 접속되어 있다.
이 t개의 가산회로(19)의 타측 입력측의 각각은 t개의 유한체의 정수 승산회로(Xα0),(Xα1),…,(Xαt-1)(20)의 각 출력측과 각각 접속되어 있다.
또 이 t개의 가산회로(19)의 각 출력측은 t개의 신드롬계산용 레지스터(21)의 각 입력단자(D)와 각각 접속되어 있다. 이 t개의 신드롬 계산용레지스터(21)의 각 출력단자(Q)는 t개의 정수 승산회로(Xα0),(Xα1),…,(Xα7)(20)의 각 입력측 및 신드롬출력용 3스테이트버퍼(22)의 일측 입력측 각각과 접속되어 있다.
또 이 t개의 3스테이트버퍼(22)의 각 출력측은 신드롬의 출력단자(17)와 접속되어 있다. 제어회로(23)의 일측출력측은 t개의 신드롬 계산용레지스터(21)의 입력단자(R) 및 3스테이트버퍼(22)의 타측입력측 각각과 각기 접속되어 있다.
제5도는 부호화 동작의 플로우챠트도이다.
종래의 부호화 복호화회로는 상기와 같이 구성되었으며 종래의 부호화 복호화방법을 상기 부호화 복호화회로를 사용하여 설명한다.
제3도에 있어서 부호화를 실행할 경우 제5도의 플로우챠트도에 표시된 바와 같이 스템(502)에서 부호화하는 정보심볼을 입력단자(1)에서 입력한다.
다음은 스텝(503)에 진출하고 정보심볼은 신드롬 계산회로(9)에 입력되고 정보심볼에 기준한 신드롬을 계산한다.
또 정보심볼은 부호화시의 지연용 레지스터(5)에도 입력된다. 스텝(504)에서 신드롬 계산회로(9)에서 출력된 신드롬은 체크심볼 계산회로(10)에 입력되고 체크심볼의 계산을 한다.
다음은 스텝(505)에서 부호화시의 지연용 쉬프트레지스터(5)에서 출력된 정보심볼은 출력전환스위치(6)를 통하여 부호어를 출력단자(2)에 출력한다. 정보심볼의 출력이 종료되면 제어회로(14)로부터의 제어신호에 의하여 출력전환스위치(6)를 체크심볼 계산회로(10)측에 전환하여 체크심볼을 부호어의 출력단자(2)에 출력하고 부호어의 출력을 완료하여 부호화를 종료한다.
상기의 설명중 신드롬계산에 대하여 제4도를 참조하여 설명한다. 신드롬을 계산할 경우 우선 제어회로(23)에서 제어신호를 신드롬 계산용레지스터(21)의 입력단자(R)에 가하는 것에 의하여 신드롬계산용 레지스터(21)를 클리어한다.
그후 제어신호 입력단자(16)에서 ＂하이＂레벨의 신호를 입력하고 앤드게이트(18)를 열고 신드롬을 계산하려고하는 수신어 또는 정보심볼의 데이터를 입력단자(15)에서 입력한다. 입력된 데이터에서 유한체의 승산회로(20) 및 유한체의 가산회로(19)에 의하여 신드롬을 계산하고 신드롬 계산용레지스터(21)에 이것을 축적한다.
정보심볼만을 입력한 때에는 체크심볼에 상당하는 부분에서 제어신호 입력단자(16)에서 ＂로우＂레벨의 신호를 입력하고 앤드 게이트(18)를 닫고 체크심볼에 상당한 심볼이 전부 ＂0＂이 되도록 한다. 계산된 신드롬은 신드롬 출력용 3스테이트버퍼(22)를 경유하여 순차 출력단자(17)에 출력된다.
상기와 같은 종래의 부호화 복호화 방법에서는 정보심볼이 전부 ＂0＂의 경우 부호화하면 부호어의 데이터가 전부 ＂0＂이 된다. 데이터가 전부 ＂0＂의 부호어가 존재한다는 것은 복호화시 부호화 복호화회로에 수신어가 외부회로의 고장으로 전부 ＂0＂이 되었을 경우에 정보심볼이 전부 ＂0＂인 오어(誤語)가 없는수신어가 입력 되었다고 판단하여 외부회로의 고장을 판단하는 수단이 없다는 문제점이 있었다.
이 발명은 이러한 문제점을 해결하기 위하여 발명된 것으로서 데이터가 전부 ＂0＂의 정보심볼을 부호화한 때 부호어가 전부 ＂0＂이 되지않는 부호화 복호화방법을 제공하는 것을 목적으로 하는 것이다.
본 발명에 의한 부호화 복호화 방법은 어느 약속된 ＂0＂이 아닌 심볼을 부가하여 부호화하고 부호화된 부호어중에서 부가한 심볼을 제외한 부호어를 전송하고 수신측에서 수신어에 약속된 심볼을 부가하여 복호화를 실행하도록 한 것이다.
본 발명에 있어서는 어느 약속된 ＂0＂이 아닌 심볼을 부가하여 부호화 복호화를 실행하므로서 부호화된 데이터가 전부＂0＂의 부호어는 존재할 수 없게되고 외부회로의 고장에 의하여 생긴 모두가 '0＂인 수신어를 체크하므로서 외부회로의 고장을 검출하는 것이 가능하게 된다.
제1도는 본 발명의 일 실시예에 사용하는 신드롬 계산회로로이다.
도면에 있어서 앤드 게이트(27) 일방의 입력측은 정보심볼, 수신어 입력단자(24)와 그 타측의 입력측은 부호화시 체크심볼부를 ＂0＂으로 하기 위한 제어신호의 입력단자(25)와 각각 접속되었다.
또 앤드회로(27)의 출력측은 t개의 유한체의 가산회로(28)의 일측 입력측의 각각과 접속되었다. 이 t개의 가산회로(28)의 타측 입력측의 각각은 t개의 유한체의 정수 송신회로(Xα0),(Xα1),…,(Xαt-1)(29)의 각 출력측과 각각 접속되어 있다.
또 이 t개의 가산회로(28)의 각 출력측은 t개의 신드롬 계산용 레지스터(30)의 각 입력단자(D)와 각각 접속되어 있다. 이 t개의 신드롬 계산용레지스터(30)의 각 출력단자(Q)는 t개의 정수 승산회로(Xα0),(Xα1),…,(Xαt-1)(29)의 각 입력측 및 신드롬 출력용 3스테이트버퍼(31)의 일측 입력측의 각각과 각기 접속되어 있다.
또 이 t개의 3스테이트버퍼(31)의 각 출력측은 신드롬의 출력단자(26)와 접속되어 있다. 신드롬의 제어회로(32)의 일측 출력측은 t개의 신드롬 계산용 레지스터(30)의 세트단자(S)와 신드롬 계산용레지스터(30)의 내용을 어느 약속된 ＂0＂이 아닌 수치에 세트하기 위한 신호선(33)을 통하여 접속됨과 함께 t개의 3스테이트버퍼(31)의 타측 입력측의 각각과 접속되어 있다.
더욱이 앤드회로(27)의 출력선은 8개의 도선으로 되었다.
제2도는 복호화 동작의 플로우챠트이다.
본 발명의 부호화 복호화 방법은 제3도의 신드롬 계산회로(9)에 제1도의 신드롬 계산회로를 사용하므로서 실현된다. 동작을 원시 다항식 X4+X+1생성 다항식
Figure kpo00001
로하는 GF(24)상의 (12,8,5)리드솔로몬 부호를 예로 제1도 및 제3도를 사용하여 설명한다.
정보심볼의 열(0,0,0,0,0,0,0,0)을 부호화할 경우 그 정보심볼을 입력단자(1)에서 입력한다. 입력된 정보심볼은 부호화시의 지연용 쉬프트레지스터(5)와 신드롬 계산회로(9)에 입력된다.
시드롬 계산회로(9)에서는 신호선(33)에 의하여 신드롬 계산용 레지스터(30)의 내용을 어느 약속된 ＂0＂이 아닌 정수 A로 세트한 후에 제어신호 입력단자(25)를 ＂하이＂레벨로 하여 앤드 게이트(27)를 열고 입력단자(1)에서 입력된 정보심볼을 입력단자(24)에서 입력한다. 체크심볼에 상당한 부분에서는 제어신호 입력단자(25)를 ＂로우＂레벨로 하고 체크심볼부를 ＂0＂으로 하여 계산한다.
여기에서 계산된 신드롬은 정보심볼을 각각 I0,I1,…,I7으로 하면 다음식으로 표시된다.
Figure kpo00002
정보심볼은 (0,0,0,0,0,0,0,0) 즉 I0∼I7의 전부가 0이기 때문에 신드롬 S0, S1, S2, S3은 각각 A, Aα12, Aα24, Aα36, (여기서, A는 상기한 세트된 정수 A)이 된다. 계산된 신드롬은 체크심볼 계산회로(10)에 입력된다. 체크심볼 계산회로(10)에서는 다음식의 계산을 한다.
Figure kpo00003
계산된 신드롬 A,Aα12,Aα24,Aα36을 대입하면
Figure kpo00004
이 되어 약속된 정수 A가 ＂0＂이 아닌한 데이터가 전부 ＂0＂의 정부심볼을 부호화 하여도 체크심볼이 ＂0＂이 되는 일은 없다.
부호화시의 지연용 쉬프트레지스터(5)에서 출력된 정보심볼은 출력전환스위치(6)를 통하여 부호어의 출력단자(2)에 출력된다.
그후 출력스위치(5)를 체크심볼 계산회로(10)측에 전환하여 계산한 체크심볼을 출력한다.
부호어의 출력단자(2)에서 출력되는 부호어는(0,0,0,0,0,0,0,0,0Aα2,A,Aα10,Aα4)가 된다.
다음은 복호화사에 외부회로에서 발생한 고장에 의하여 수신어로 하여(0,0,0,0,0.0,0,0,0,0,0,0)를 입력한 경우에 대하여 제2도의 플로우챠트도에 기준하여 설명한다. 스텝(202)에 의하여 수신어의 입력단자(3)에서 수신어가 입력된다.
다음 스텝(203)에서 입력된 수신어가 복호화시의 지연용 쉬프트 레지스터(7)와 신드롬 계산회로(9)에 가해져서 신드롬을 계산한다.
이 신드롬 계산회로(9)에서는 이것 이전에 제1도에 표시된 신호선(33)에 의하여 신드롬 계산용 레지스터(30)의 내용을 부호화시의 동일한 약속이 된 ＂0＂이 아닌 정수 A에 세트되어 있다.
수신어를(γ0,γ1.…,γ11)로 하면 여기에서 계산되는 신드롬은 다음식으로 표시된다.
Figure kpo00005
외부회로의 고장에 의하여 생닉 수신어를 (0,0,0,0,0,0,0,0,0,0,0,0)로 하면 계산되는 신드롬(S0,S1,S2,S3)은 각각 A,Aα12,Aα24,Aα36이 된다.
이 결과가 스텝(204)에서 오발신이 없는가 어떤가가 판단된다. 이 경우 계산된 신드롬에서는 오발신이 있다고 판단되므로 다음 스텝(204)에 진출하고 이 신드롬을 오위치 다항식, 오수치 다항식 도출회로(11)에 입력한다.
오위치 다항식 오수치 다항식 도출회로(11)에서는 단일의 오발신이 생겼다고 판단되어 도출된 오위치 다항식, 오수치 다항식은 각각 체인의 알고리즘회로(12) 및 오수치 계산회로(13)에 이송된다.
스텝(206)에서 오위치 다항식의 근이 체인 알고리즘회로(12)에서 계산되고 얻어진 오위치 다항식의 근이 스텝(207)에서 정정가능한다 어떠한가가 판단된다.
이 경우는 구해진 우위치다항식의 근은 미리 약속된 ＂0＂이 아닌 정수 A가 부가된 위치 즉 수신어보다 1심볼전을 표시하므로서 존재할 수 없는 정정 불가능한 수신어(0,0,…,0)를 수신한 것을 알 수가 있다. 따라서 외부회로에 고장이 생긴 것을 검출할 수가 있고 스텝(209)에서 외부에 이상을 고지한다.
다음은 외부회로의 고장이 없고 오발신을 포함한 수신어를 수신한 경우에 대하여 설명한다. 이 경우에는 입력된 수신어는 약속된 ＂0＂이 아닌 정수 A를 포함한 부호화된 부호어에 잡음등으로 생긴 오발신이 중첩된 것이다.
이때 계산된 신드롬(S0,S1,S2,S3)은 오발신이 있는 것을 표시하지만 오위치 다항식, 오수치 다항식 도출회로(11)에서 도출된 오위치 다항식에 기준한 체인의 알고리즘회로(12)에서 계산된 결과 즉 오위치 다항식의 근은 정정 가능한 오발신이 발생하고 있을 경우에는 필히 수신어내의 어느 위치를 지시하는 것이 된다(왜그러느냐 하면 부가된 약속된 ＂0＂이 아닌 정수 A의 심볼에는 오발신이 발생하지 않기 때문이다). 따라서 스텝(207)에서 스텝(208)에 진출하고 구해진 오위치 다항식의 근을 오수치 계산회로(13)에 입력하고 이 오수치 계산회로(13)에서 오수치를 계산하고 복호화시의 지연용 쉬프트 레지스터(7)에서 출력되는 수신어의 오위치 다항식의 근으로 표시되는 위치에 수신어와 보호수치를 유한체의 가산회로(80에서 가산하여 합산시키므로 정정을 실행하고 정정된 정보심볼은 정보심볼의 출력단자(4)에서 출력된다(스텝(210)).
.다음에 외부회로의 고장이 없고 오발신도 포함하지 않을 수신어를 수신한 경우에 대하여 설명한다. 이 경우에는 입력된 수신어는 약속된 ＂0＂이 아닌 정수 A를 포함한 부호화된 부호어 그것이다.
이때 수신어는 수신어의 입력단자(3)에서 입력되고 복호화시의 지연용 쉬프트레지스터(7) 및 신드롬 계산회로(9)에 가해진다.
이 신드롬 계산회로(9)에서 계산된 신드롬(S0,S1,S2,S3)은 전부 ＂0＂이 되어 오발신이 없다고 판단된다(스텝(204)). 복호화시의 지연용 쉬프트레지스터(7)에 입력된 수신어에는 오발신이 없다고 판단하고 있으므로 복호화시의 지연용 쉬프트 레지스터(7)의 내용을 정정하지 않고 그대로 정보심볼의 출력단자(4)에서 정보심볼로하여 출력한다(스텝(211)).
더욱이 상기 실시예에서는 부호화에 신드롬 계산을 사용하고 있는 예이지만 부호화 회로를 독립으로 가진 회로에서도 동일한 효과가 얻어진다.
또 상기 실시예에서는 약속된 어느 ＂0＂이 아닌 정수를 정보 심볼의 선두에 부가하였지만 정보심볼의 임의 장소에 삽입하는 것으로도 동일한 효과가 얻어짐은 물론이다.
본 발명은 이상 설명한 바와 같은 약속된 ＂0＂이 아닌 정수를 정보심볼에 부가하여 부호화, 복호화를 실행하므로 모든 심볼이 ＂0＂이라는 부호어가 존재하지 않고 외부회로의 고장을 검출하는 것이 가능하게 되는 효과가 있다.

Claims (3)

  1. 정보심볼에 기준한 신드롬을 계산하여 부호화 및 복호화 하는 방법에 있어서, 단축화 부호에 있어 정보심볼이 전부 ＂0＂인 정보를 부호화할 때, 체크심볼부가 ＂0＂이 되지않도록 어느 약속된 ＂0＂이 아닌 정수를 정보 심볼계열에 부가하여 부호화 및 복호화를 실행하는 것을 특징으로 하는 부호화 복호화 방법.
  2. 제1항에 있어서 단축화 부호는 GF(2b)의 리드솔로몬 부호일 것을 특징으로 하는 부호화 복호화 방법.
  3. 제1항에 있어서 신드롬을 계산할 경우 프리세트기능을 가진 신드롬 계산용 레지스터를 사용하여 상기 신드롬 계산용 레지스터 ＂0＂이 아닌 상태에서 신드롬 계산을 하여 부호화 및 복호화를 하는 것을 특징으로 하는 부호화 복호화 방법.
KR1019880001916A 1987-03-25 1988-02-24 부호화 복호화 방법 KR910005792B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62069037A JPS63236416A (ja) 1987-03-25 1987-03-25 符号化復号化方法
JP62-69037 1987-03-25

Publications (2)

Publication Number Publication Date
KR880012028A KR880012028A (ko) 1988-10-31
KR910005792B1 true KR910005792B1 (ko) 1991-08-03

Family

ID=13390981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880001916A KR910005792B1 (ko) 1987-03-25 1988-02-24 부호화 복호화 방법

Country Status (6)

Country Link
US (1) US4897839A (ko)
EP (1) EP0283686A3 (ko)
JP (1) JPS63236416A (ko)
KR (1) KR910005792B1 (ko)
CN (1) CN1009699B (ko)
CA (1) CA1296102C (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68920142T2 (de) * 1989-08-24 1995-07-13 Philips Electronics Nv Verfahren und Einrichtung zur Decodierung von wortgeschützten Codewörtern durch einen nichtbinären BCH-Code gegen mindestens einen Symbolfehler.
US5170399A (en) * 1989-08-30 1992-12-08 Idaho Research Foundation, Inc. Reed-Solomon Euclid algorithm decoder having a process configurable Euclid stack
GB2253974B (en) * 1991-03-22 1995-02-22 British Telecomm Convolutional coding
US5313475A (en) * 1991-10-31 1994-05-17 International Business Machines Corporation ECC function with self-contained high performance partial write or read/modify/write and parity look-ahead interface scheme
JP3234130B2 (ja) 1995-05-30 2001-12-04 三菱電機株式会社 誤り訂正符号復号化方法およびこの方法を用いる回路
JPH113573A (ja) * 1997-04-15 1999-01-06 Mitsubishi Electric Corp 拡大リードソロモン符号の誤り訂正復号方法と誤り訂正復号装置、１次伸長拡大リードソロモン符号の誤り訂正方法と誤り訂正装置、および２次伸長拡大リードソロモン符号の誤り訂正方法と誤り訂正装置
US7590923B1 (en) * 2004-10-27 2009-09-15 Marvell International Ltd. Architecture and control of Reed-Solomon error identification and evaluation
KR100871206B1 (ko) * 2004-12-22 2008-12-01 삼성전자주식회사 리드-솔로몬 부호의 복호 장치 및 방법
US7624333B2 (en) * 2005-09-29 2009-11-24 Agere Systems Inc. Method and apparatus for N+1 packet level mesh protection
CN100337906C (zh) * 2006-03-01 2007-09-19 浙江闰土股份有限公司 高污染低浓度废酸循环回用方法
JP4598711B2 (ja) * 2006-03-30 2010-12-15 富士通株式会社 誤り訂正装置
US8001449B2 (en) * 2007-07-27 2011-08-16 Yao-Chung Chang Syndrome-error mapping method for decoding linear and cyclic codes
TW200943741A (en) * 2008-04-10 2009-10-16 Univ Nat Chiao Tung Decoding method and device suitable for shortened BCH codes or Reed-Solomon codes
TWI387214B (zh) * 2009-02-03 2013-02-21 Silicon Motion Inc 糾錯碼的解碼方法及電路
US8990660B2 (en) 2010-09-13 2015-03-24 Freescale Semiconductor, Inc. Data processing system having end-to-end error correction and method therefor
US8566672B2 (en) 2011-03-22 2013-10-22 Freescale Semiconductor, Inc. Selective checkbit modification for error correction
US8607121B2 (en) 2011-04-29 2013-12-10 Freescale Semiconductor, Inc. Selective error detection and error correction for a memory interface
US8990657B2 (en) 2011-06-14 2015-03-24 Freescale Semiconductor, Inc. Selective masking for error correction
US8918707B2 (en) 2012-06-26 2014-12-23 Freescale Semiconductor, Inc. Codeword error injection via checkbit modification

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5854695B2 (ja) * 1977-06-20 1983-12-06 ケイディディ株式会社 信号制御方式
JPS56107399A (en) * 1980-01-29 1981-08-26 Matsushita Electric Ind Co Ltd Parity check system
CA1186763A (en) * 1981-04-20 1985-05-07 Masami Kato Consecutive identical digit suppression system in a digital communication system
US4494234A (en) * 1982-12-29 1985-01-15 International Business Machines Corporation On-the-fly multibyte error correcting system
JPS6073752A (ja) * 1983-09-29 1985-04-25 Sony Corp ２誤り訂正リ−ドソロモン符号のパリテイ生成回路
JPS60142430A (ja) * 1983-12-28 1985-07-27 Fujitsu Ltd 誤り訂正・検出装置
JPS6162234A (ja) * 1984-09-04 1986-03-31 Kokusai Denshin Denwa Co Ltd <Kdd> 誤り訂正符号復号方式
US4750179A (en) * 1986-05-02 1988-06-07 Lynch Communications Systems, Inc. Selective prevention of bipolar violation detection
US4747112A (en) * 1986-09-02 1988-05-24 Gte Communication Systems Corporation Decoding method for T1 line format for CCITT 32K bit per second ADPCM clear channel transmission and 64 KBPS clear channel transmission

Also Published As

Publication number Publication date
CN1009699B (zh) 1990-09-19
CA1296102C (en) 1992-02-18
US4897839A (en) 1990-01-30
JPS63236416A (ja) 1988-10-03
KR880012028A (ko) 1988-10-31
EP0283686A2 (en) 1988-09-28
EP0283686A3 (en) 1991-07-31
CN88101539A (zh) 1988-10-12

Similar Documents

Publication Publication Date Title
KR910005792B1 (ko) 부호화 복호화 방법
US7461324B2 (en) Parallel processing for decoding and cyclic redundancy checking for the reception of mobile radio signals
KR102640740B1 (ko) 모드 특이적 컬러레이션 시퀀스가 있는 멀티-모드 채널 코딩
KR0147150B1 (ko) 디코더를 이용한 순환 리던던시 체크 오류 검출 및 정정 장치
JPS5657150A (en) Data correction device
US5420873A (en) Apparatus for decoding BCH code for correcting complex error
US5936978A (en) Shortened fire code error-trapping decoding method and apparatus
EP0249982A2 (en) Decoder
JPH10107650A (ja) 誤り検出回路および誤り訂正回路
US4055832A (en) One-error correction convolutional coding system
JPS60180222A (ja) 符号誤り訂正装置
JPS628056B2 (ko)
US5809042A (en) Interleave type error correction method and apparatus
US5541939A (en) Error correction code decoder and a method thereof
EP0004718A1 (en) Method of and apparatus for decoding shortened cyclic block codes
KR0141826B1 (ko) 압축 데이타의 에러 정정 방법
KR100192801B1 (ko) 리드 솔로몬 디코더의 비트 에러율 측정 회로
KR0149298B1 (ko) 리드-솔로몬 디코더
JPS61232726A (ja) 誤り訂正装置
RU2282307C2 (ru) Способ синдромного декодирования для сверточных кодов
JPS61252719A (ja) バ−スト誤りの訂正方法および符号・復号装置
KR100219524B1 (ko) 곱 코드 에러 정정 방법
KR890000229Y1 (ko) 텔레텍스트 정보 복호화장치
KR100212830B1 (ko) 리드 솔로몬 복호기의 신드롬 계산장치
KR890007346Y1 (ko) 리드-솔로몬 부호의 2개의 에러정정을 위한 복호기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950125

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee