KR910005131A - 숫자 연산 코프로세서의 리세트-레디 카운터회로 - Google Patents
숫자 연산 코프로세서의 리세트-레디 카운터회로 Download PDFInfo
- Publication number
- KR910005131A KR910005131A KR1019890012538A KR890012538A KR910005131A KR 910005131 A KR910005131 A KR 910005131A KR 1019890012538 A KR1019890012538 A KR 1019890012538A KR 890012538 A KR890012538 A KR 890012538A KR 910005131 A KR910005131 A KR 910005131A
- Authority
- KR
- South Korea
- Prior art keywords
- reset
- signal
- numeric
- coprocessor
- counter circuits
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 회로도.
Claims (1)
- 고성능 마이크로프로세서(100)와 뉴메릭 코프로세서(80)를 구비한 컴퓨터 시스템에 있어서, 파워온 클리어신호(POWERONCLR)입력 혹은 입출력포트 기록에 따른 소프트웨어적 제어 상태에 따라 소정기간을 갖는 제 1 리세트신호(NPRESET)를 발생하는 리세트 제어수단(20)과, 상기 제 1 리세트신호(NPRESET)의 폭을 소정기간 이상으로 확장하여 상기 뉴메릭 코프로세서(80)로 제 2 리세트신호(387RST)를 인가하는 신호 확장수단과, 상기 제 2 리세트신호(387RST) 발생후 상기 뉴메릭 코프로세서(80)의 숫자 처리 준비 완료시까지 상기 마이크로프로세서(100)의 숫자 처리 연산 명령의 발생을 지연시키는 지연수단으로 구성됨을 특징으로 하는 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012538A KR930009798B1 (ko) | 1989-08-31 | 1989-08-31 | 숫자 연산 코프로세서의 리세트-레디 카운터회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890012538A KR930009798B1 (ko) | 1989-08-31 | 1989-08-31 | 숫자 연산 코프로세서의 리세트-레디 카운터회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910005131A true KR910005131A (ko) | 1991-03-30 |
| KR930009798B1 KR930009798B1 (ko) | 1993-10-11 |
Family
ID=19289484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890012538A KR930009798B1 (ko) | 1989-08-31 | 1989-08-31 | 숫자 연산 코프로세서의 리세트-레디 카운터회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930009798B1 (ko) |
-
1989
- 1989-08-31 KR KR1019890012538A patent/KR930009798B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930009798B1 (ko) | 1993-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS54114687A (en) | Sequence controller | |
| MY127147A (en) | Restarting translated instructions | |
| KR850002906A (ko) | 다중 데이타 통로 중앙 처리 유니트 구조 | |
| KR900006853A (ko) | 마이크로 프로세서 | |
| KR920001212A (ko) | 반도체장치의 테스트방법 | |
| KR870007461A (ko) | 데이타 처리 시스템 동작방법 | |
| KR910005131A (ko) | 숫자 연산 코프로세서의 리세트-레디 카운터회로 | |
| JPS56124952A (en) | Information processing equipment | |
| KR940009819A (ko) | 데이타 처리 시스템의 오프셋 값 계산 회로 및 방법 | |
| KR840007195A (ko) | 문자패턴의 발생방법 | |
| KR940001268B1 (ko) | 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서 | |
| JPS55110328A (en) | Interrupt processing system | |
| JPS5454548A (en) | Central processing unit in information processing system for mocroprogram control | |
| JPS6417129A (en) | Control system for input/output interruption of virtual computer | |
| RU1829034C (ru) | Устройство дл контрол программно-управл емого вычислительного блока | |
| JPS5647846A (en) | Parity check system | |
| JPS569841A (en) | Operation system of working register | |
| SU1425674A1 (ru) | Контролируемое арифметическое устройство | |
| KR910012900A (ko) | 비트 슬라이스 소자를 이용한 마이크로 컴퓨터 시스템 | |
| KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
| SU771665A1 (ru) | Устройство дл сравнени чисел | |
| SU728125A1 (ru) | Устройство дл определени положени числа на числовой оси | |
| JPS578853A (en) | Digital computer | |
| JPS5667453A (en) | Information processor with data generation part | |
| KR890015530A (ko) | 이중화 프로세서에 있어서 병렬 데이타 통신 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040924 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |