KR910003484A - 그래픽 디스플레이 분할-직렬 레지스터 시스템 - Google Patents
그래픽 디스플레이 분할-직렬 레지스터 시스템 Download PDFInfo
- Publication number
- KR910003484A KR910003484A KR1019900011452A KR900011452A KR910003484A KR 910003484 A KR910003484 A KR 910003484A KR 1019900011452 A KR1019900011452 A KR 1019900011452A KR 900011452 A KR900011452 A KR 900011452A KR 910003484 A KR910003484 A KR 910003484A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- register
- row
- location
- partition
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Processing Or Creating Images (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리에 따라 구성된 그래픽 능력을 갖는 컴퓨터의 블럭도,
제2도는 본 발명의 그래픽 프로세싱 회로의 양호한 실시예의 블럭도.
제3도는 본 발명의 한 실시예를 도시하기 위해 분할 직렬 레지스터에 접속하여 동작하는 비디오 메모리를 확대하여 양식화한 도면.
Claims (14)
- 그래픽 제공 매체, 라인 대 라인 방식에 기초하여 데이타를 상기 매체에 전송하고, 각각 다른 부분으로 부터 데이타의 전송중에 재로드가능한 차례로 동작하는 제1 및 제2부분을 포함하는 직렬 레지스터, 상기 매체에 제공된 정보의 어드레스 위치를 추적하기 위한 모니터링 레지스터, 및 상기 레지스터의 상기 제1 및 제2부분에 대한 데이타 전송을 제어하기 위한 상기 모니터링 레지스터에 의해 엔에이블되는 제어 회로를 포함하는 것을 특징으로 하는 그래픽 프로세싱 시스템.
- 제1항에 있어서, 상기 매체 라인에 대한 데이타의 상기 전송중에, 상기 모니터링 레지스터가 새로운 매체라인의 제1데이타 위치의 위치로 로드된 다음 미리 고정된 카운트를 증가시키므로써 상기 레지스터의 상기 제1 및 제2부분을 교호적으로 제어하는 것을 특징으로 하는 그래픽 프로세싱 시스템.
- 제2항에 있어서, 전송되는 상기 데이타가 메모리내의 행 및 열에 포함되고, 상기 직렬 레지스터의 상기 제1및 제2부분의 각각 소정의 제1 1/2행 및 제2 1/2행으로부터 데이타를 포함하도록 전체 행 대 행 방식에 기초하거나 또는 상기 레지스터의 상기 제1부분 또는 상기 제2부분이 각각 동일하거나 상이한 제1 1/2행 또는 제2 1/2행으로 부터 데이타를 포함하도록 1/2행에 기초하여 상기 메모리 위치에서 상기 직렬 레지스터로 데이타가 이동되는 것을 특징으로 하는 그래픽 프로세싱 시스템.
- 제2항에 있어서, 설정된 전이 레지스터 마스크, 및 상기 제1데이타 부분을 나타내는 비트를 포함하는 탭 포인트 전이 레지스터를 포함하고, 상기 탭 포인트 비트가 상기 어드레스 위치의 행 및 열 어드레스 데이타를 포함하는 제공된 데이타 비트 패턴에 대해 상기 전이 레지스터 마스크를 정합시키므로써 생성되는 것을 특징으로 하는 그래픽 프로세싱 시스템.
- 제4항에 있어서, 상기 직렬 레지스터로 부터 전송되는 데이타에 따라 상기 모니터 레지스터를 제어하기 위한 증가 회로를 포함하는 것을 특징으로 하는 그래픽 프로세싱 시스템.
- 제3항에 있어서, 상기 1/2행에 기초하여 상기 직렬 레지스터에 대한 상기 데이타 이동을 제어하기 위한 행 어드레스 레지스터를 포함하는 것을 특징으로 하는 그래픽 프로세싱 시스템.
- 버스에 제공하기 위해 메모리로 부터 데이타를 제거하는 방법에 있어서, 상기 행에서 상기 버스로 데이타를 제공하기 위해 상기 메모리의 소정의 행의 소정 열 위치의 상기 메모리내에 어드레스 위치를 수용하는 단계, 상기 데이타를 상기 행으로 부터 상기 분할 레지스터로 전송하기 위한 단계, 비트 대 비트 방식에 기초하여 상기 분할 레지스터 외부의 데이타를 상기 버스에 전송하는 것을 제어하는 단계, 상기 수용된 어드레스 위치의 상기 열 위치에 따라 상기 분할 레지스터내의 개시 비트 위치를 계산하는 단계, 및 상기 카운트된 열 위치의 제어하에 상기 계산된 비트 위치에서 개시하는 상기 분할 레지스터의 한 부분 또는 다른 부분으로 부터 상기 버스에 데이타를 교호적으로 전송하는 단계를 포함하고, 레지스터를 통해 행 및 열의 기초하에 어드레스가능한 상기 데이터가 그 부분으로 분할되고, 각각의 부분이 다른 부분이 데이타에 의해 동시에 로드되게 하는 부분으로 부터 데이타를 전송하도록 동작가능하며, 상기 분할 레지스터내의 데이타의 상기 열 위치를 카운팅함으로써 상기 제어 단계가 부분적으로 행해지는 것을 특징으로 하는 방법.
- 제7항에 있어서, 상기 수용된 행에 속하는 데이타가 상기 분할 레지스터의 제2부분 외부로 전송될때 상기 메모리의 다음 1/2행으로부터 상기 분할 레지스터 데이타의 제1부분에 전송하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제8항에 있어서, 상기 버스에 제공된 상기 데이타가 화소 대 화소 방식에 기초하여 데이타로써 비디오 디스플레이에 즉시 제공되며, 상기 분할 레지스터에 대한 상기 최종 전송이 플라이백 간격과 상기 비디오 디스플레이 사이에 상기 비디오 디스플레이에 대한 데이타의 전송중에 발생하는 것을 특징으로 하는 방법.
- 제7항에 있어서, 상기 계산 단계가 비트 마스크를 현상하는 단계, 및 상기 개시 비트 부분을 나타내는 탭 포인트를 생성하는 단계를 포함하되, 상기 탭 포인트가 상기 행 및 열 어드레스 데이타를 포함하는 제공된 데이터 비트 패턴에 대해 상기 비트 마스크를 정합시키므로써 생성되며, 상기 제어 단계가 상기 탭 포인트에 대응하는 분할 레지스터 내의 위치에서 개시하는 상기 분할 레지스터의 위치를 카운팅하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제10항에 있어서, 상기 탭 포인트의 2진 값으로 카운터를 로딩하는 단계, 및 상기 전송 단계를 제어하므로써 상기 분할 레지스터로 부터 상기 비트의 인덱싱(indexing)에 따라 상기 카운터를 증가시키는 단계를 포함하는 것을 특징으로 하는 방법.
- 그래픽 프로세싱 시스템을 작동하는 방법에 있어서, 그래픽 제공 매체, 및 상기 매체에 라인 대 라인 방식에 기초하여 데이타를 전송하기 위한 직렬 레지스터를 포함하고, 상기 시스템이 상기 매체에 제공된 정보의 어드레스 위치를 추적하는 단계, 및 상기 추적된 어드레스 위치에 따라 상기 레지스터의 상기 제1 및 제2부분에 대한 데이타의 전송을 제어하는 단계를 포함하는데 상기 레지스터가 차례로 동작하는 제1 및 제2부분을 포함하고 다른 부분으로 부터 데이타의 전송중에 각각 재로드가능한 것을 특징으로 하는 방법.
- 제12항에 있어서, 새로운 매체 라인의 제1데이타 부분의 위치를 로딩하는 단계, 및 상기 매체 라인에 대한 데이타의 상기 전송기간 동안 상기 레지스터의 상기 제1및 제2부분을 교호적으로 제어함으로써 미리 고정된 카운트를 증가시키는 단계를 포함하는 것을 특징으로 하는 방법.
- 제13항에 있어서, 전송되는 상기 데이타가 메모리내의 행 및 열에 포함되고, 상기 직렬 레지스터의 상기 제1및 제2부분이 각각 소성의 제1 1/2행 및 제2 1/2행으로 부터 데이터를 포함하도록 전체 행 대 행 방식에 기초하거나 또는 상기 레지스터의 상기 제1부분 또는, 상기 제2부분이 각각 동일하거나 상이한 제l1/2행 또는 제2 1/2행으로 부터 데이타를 포함하도록 1/2형에 기초하여 상기 메모리 위치에서 상기 직렬 레지스터로 데이타가 이동되는 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US38756989A | 1989-07-28 | 1989-07-28 | |
| US387569 | 1989-07-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR910003484A true KR910003484A (ko) | 1991-02-27 |
Family
ID=23530454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900011452A KR910003484A (ko) | 1989-07-28 | 1990-07-27 | 그래픽 디스플레이 분할-직렬 레지스터 시스템 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0410743B1 (ko) |
| JP (1) | JPH03164872A (ko) |
| KR (1) | KR910003484A (ko) |
| CN (1) | CN1049926A (ko) |
| DE (1) | DE69025439T2 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100430999C (zh) * | 2002-09-09 | 2008-11-05 | Nxp股份有限公司 | 用于显示系统的驱动方法、驱动电路和驱动设备 |
| CN103345910B (zh) * | 2013-06-09 | 2015-11-18 | 苏州国芯科技有限公司 | 单端口调色板sram控制器及其控制方法 |
| CN206002819U (zh) | 2016-09-18 | 2017-03-08 | 京东方科技集团股份有限公司 | 阵列基板及显示器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4689741A (en) * | 1983-12-30 | 1987-08-25 | Texas Instruments Incorporated | Video system having a dual-port memory with inhibited random access during transfer cycles |
| EP0245564B1 (en) * | 1986-05-06 | 1992-03-11 | Digital Equipment Corporation | A multiport memory and source arrangement for pixel information |
-
1990
- 1990-07-26 CN CN90104994A patent/CN1049926A/zh active Pending
- 1990-07-26 EP EP90308184A patent/EP0410743B1/en not_active Expired - Lifetime
- 1990-07-26 DE DE69025439T patent/DE69025439T2/de not_active Expired - Fee Related
- 1990-07-27 KR KR1019900011452A patent/KR910003484A/ko not_active Application Discontinuation
- 1990-07-30 JP JP2202310A patent/JPH03164872A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0410743A3 (en) | 1992-05-13 |
| JPH03164872A (ja) | 1991-07-16 |
| CN1049926A (zh) | 1991-03-13 |
| EP0410743A2 (en) | 1991-01-30 |
| DE69025439T2 (de) | 1996-07-18 |
| DE69025439D1 (de) | 1996-03-28 |
| EP0410743B1 (en) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835675A (en) | Memory unit for data tracing | |
| US7487301B2 (en) | Method and system for accelerated access to a memory | |
| JPS57105879A (en) | Control system for storage device | |
| US3582902A (en) | Data processing system having auxiliary register storage | |
| EP0239119B1 (en) | Information transferring method and apparatus of transferring information from one memory area to another memory area | |
| KR920003459B1 (ko) | 화상처리장치 | |
| US3369221A (en) | Information handling apparatus | |
| KR910003484A (ko) | 그래픽 디스플레이 분할-직렬 레지스터 시스템 | |
| US3524528A (en) | Printer paper feed control system | |
| US3641508A (en) | Transmission terminal | |
| US5793939A (en) | Print controlling apparatus | |
| JPS594706B2 (ja) | 印字パタ−ン発生装置 | |
| SU1182531A1 (ru) | Устройство для сопряжения | |
| US3222648A (en) | Data input device | |
| SU1019448A2 (ru) | Устройство дл управлени приемом и упор дочением данных | |
| SU822290A1 (ru) | Полупроводниковое запоминающееуСТРОйСТВО | |
| SU1149238A1 (ru) | Устройство дл ввода информации | |
| JPS55101179A (en) | Information transfer system | |
| SU441558A1 (ru) | Устройство дл ввода информации | |
| Bashe et al. | The design of the IBM type 702 system | |
| SU1499398A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| SU1617429A1 (ru) | Устройство дл подготовки данных | |
| SU1092484A1 (ru) | Устройство дл ввода информации | |
| SU845165A1 (ru) | Устройство дл распознавани трековчАСТиц | |
| SU648984A1 (ru) | Устройство дл обработки данных переменной длины |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |