KR910002052B1 - Plc의 모듈 확장장치 - Google Patents
Plc의 모듈 확장장치 Download PDFInfo
- Publication number
- KR910002052B1 KR910002052B1 KR1019880017641A KR880017641A KR910002052B1 KR 910002052 B1 KR910002052 B1 KR 910002052B1 KR 1019880017641 A KR1019880017641 A KR 1019880017641A KR 880017641 A KR880017641 A KR 880017641A KR 910002052 B1 KR910002052 B1 KR 910002052B1
- Authority
- KR
- South Korea
- Prior art keywords
- expansion
- address
- input
- data
- module
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
Abstract
내용 없음.
Description
제 1도는 본 발명의 회로를 이용하여 구성된 증설유니트의 개략도.
제 2도는 본 발명에 따른 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기본유니트 20, 21, 28 : 가산회로
30, 31, 38 : 어드레스 결정회로 40 : 디코더부
본 발명은 프로그래머블 논리 콘트롤러(PLC)에 관한 것으로, 특히, PLC에서 입출력 포트를 확장시킬 때 그 증설부의 어드레스를 자동으로 설정해주기 위한 장치에 관한 것이다.
PLC는 외부 구조상 소규모의 보드형과, 증설이 가능한 중간 규모의 블록형과 대규모의 빌딩 블록형으로 나눌 수 있다. 그중에서도 블록형 PLC는 용량을 확장시키거나 다른 인터페이스를 이용하고자 할 때 CPU가 내장되어 있는 기본유니트에 입출력모듈 또는 다른 인터페이스 모듈의 블록을 버스유니트 모듈과 함께 접속하여 사용한다. 그리고 기본유니트의 CPU에 의해 증설유니트의 어드레스지정을 위하여 증설유니트내에 DIP(Dual InLine Package)스위치를 만들어 그 DIP 스위치를 온오프 조작하여 증설단계에 따른 증설유니트의 어드레스를 설정해 주었다.
그러나, 이러한 조작은 증설유니트를 늘릴때마다 수행되었고, 만일 사용자가 DIP 스위치의 조작을 잘못행하는 경우 기계 작동부의 오류나 치명적인 손상을 입힐 우려가 있었고, 또한 번거로운 불편한 점이 많았다.
따라서, 본 발명은 상기한 문제점을 극복하기 위한 것으로, 새로운 입·출력모듈 및 인터페이스 모듈을 증설할 때 증설유니트의 어드레스를 자동적으로 설정하기 위한 장치를 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위하여, 본 발명은 증설단계를 인식하기 위한 수단과, 증설유니트의 모듈을 지정해주는 디코더부를 인에이블시키기 위한 수단을 포함한다.
이하, 본 발명은 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제1도는 CPU를 포함하는 기본유니트와 증설되는 입·출력 유니트와의 연결관계를 도시한다. 이 도면에서, 본 발명은 간략한 설명을 위하여 증설단계를 8단계로 한정하여 설명하고자 한다.
기본유니트(10)에서 접지된 초기 입력이 가산회로(20)로 입력되고 그 출력은 다음 증설단계의 가산회로(21)로 입력된다. 또다시 가산회로(21)의 출력은 다음 가산회로(도시안됨)로 입력되고 출력되는 과정을 반복하여 결국 본 발명의 실시예에서의 최종 증설단계의 가산회로(27)로 입력된다. 또한 상기 기본유니트(10)에서 가산회로(20)(21)…(27)로의 입력데이타는 각기 CPU의 어드레스 데이타와 함께 각각의 어드레스 결정회로(30), (31) 및 (37)로 입력되어 디코더부(40)로출력을 발생시킨다. 이것을 제 2도를 참조하여 설명하면, 가산회로의 세입력단자로 접지상태의 데이타 000이 입력되면 001이 출력된다. 이 출력 001이 다음 가산회로(21)로 입력되면 가산회로(21)는 010을 출력하게 된다. 이런식으로 반복하면 증설 8단계 가산회로(27)는 111입력을 받아 000을 출력하게 된다. 이러한 과정은 각 증설단계별의 가산회로에서 1씩 가산된 다른 출력 데이타가 발생되게 하여 증설단계를 인식할 수 있게 한 것이다. 물론 증설단계를 늘리고자 한다면 가산회로의 입·출력 단자를 증설하면 될 것이며, 이에따라 CPU의 어드레스 단자도 함께 늘려주어야 함은 이 기술분야에서 통상의 지식을 가진자에게는 명백할 것이다.
상기 가산회로(20), (21) 및 (27)의 각기 다른 입력데이타 CPU(11)로부터의 어드레스라인 A2, A3, A4의 어드레스 데이타와 함께 어드레스 결정회로(30), (31) 내지 (37)로 입력되어 비교되므로써 상기 어드레스 결정회로는 CPU에서 보낸 어드레스가 증설 몇단계의 입력 및 출력 포트를 지정한 것인가를 가려낸다. 상기 어드레스 결정회로는 가산회로에서 증설단계를 인식하게 되고, 가산회로의 입력데이타와 CPU의 어드레스 데이타가 일치하게 되면 'L'신호를 출력하여 그에 해당하는 증설모듈을 결정하게 된다. 즉, 제 2도에서 증설 1단계에서 어드레스라인 A2, A3, A4의 어드레스 데이타가 각기 000이고 가산회로(20)의 입력데이타가 000인 경우 결정회로(30)는 이들 데이타가 서로 일치함을 판단하여 출력신호를 'L'상태로 출력하므로서 증설단계의 디코더부(40)를 인에이블시키게 된다.
인에이블된 디코더부(40)는 CPU의 어드레스라인 A0, A1의 데이타와단자의 데이타에 따라서 각각의 입력모듈(50) 또는 출력모듈(60)을 선택하기 위한 칩 인에이블신호를 출력한다. 인에이블된 입력모듈(50) 또는 출력모듈(60)은 각기 접속되어 있는 작동소자를 작동시키게 된다.
따라서 본 발명의 회로를 이용하여 증설단계에 따라 자동적으로 어드레스가 설정되어 증설부를 선택하게 하였으므로, 종래와 같이 DIP 스위치를 설치하여 그 조작에 의한 증설로 인한 불편함을 없애게 되었으며, 사용자의 증설 선택의 실수에 의한 시스템의 오동작 또는 파괴라는 큰 위험을 제거할 수 있다.
Claims (3)
- PLC의 증설을 위한 장치에 있어서, 증설단계에 따른 증설단계를 인식하기 위하여, 기본유니트로부터 각각의 다음 증설단으로 입력되는 각기 다른 출력을 발생시키기 위한 가산수단과, 상기 가산회로의 각각의 입력 데이타와 CPU로부터의 각각의 어드레스 라인의 데이타가 입력되어 이를 비교하여 각각의 증설단계의 증설모듈을 지정하기 위한 디코더부를 인에이블시키기 위한 어드레스 결정수단을 포함하는 것을 특징으로 하는 PLC의 모듈 확장장치.
- 제1항에 있어서, 상기 가산수단은 각각의 증설전 단계의 데이타가 입력되어 다음 증설부로 1씩 가산된 출력데이타를 발생하는 것을 특징으로 하는 PLC의 모듈 확장장치.
- 제1항에 있어서, 상기 어드레스 결정수단은 각각의 증설단계의 입력데이타와 CPU로부터의 어드레스 데이타가 일치했을 때 출력신호를 발생하는 것을 특징으로 하는 PLC의 모듈 확장장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880017641A KR910002052B1 (ko) | 1988-12-28 | 1988-12-28 | Plc의 모듈 확장장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880017641A KR910002052B1 (ko) | 1988-12-28 | 1988-12-28 | Plc의 모듈 확장장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900010510A KR900010510A (ko) | 1990-07-07 |
KR910002052B1 true KR910002052B1 (ko) | 1991-04-01 |
Family
ID=19280757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880017641A KR910002052B1 (ko) | 1988-12-28 | 1988-12-28 | Plc의 모듈 확장장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910002052B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105204428A (zh) * | 2015-11-02 | 2015-12-30 | 中山市中开环保设备制造有限公司 | Plc的输入点的扩展电路及方法 |
-
1988
- 1988-12-28 KR KR1019880017641A patent/KR910002052B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105204428A (zh) * | 2015-11-02 | 2015-12-30 | 中山市中开环保设备制造有限公司 | Plc的输入点的扩展电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
KR900010510A (ko) | 1990-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19980078250A (ko) | 유에스비 허브 장치의 과전류 보호회로 | |
KR890015118A (ko) | 디지탈 신호 처리 프로세서 | |
JPH09330151A (ja) | カード | |
JP2501874B2 (ja) | Icカ―ド | |
KR910002052B1 (ko) | Plc의 모듈 확장장치 | |
US6151692A (en) | Integrated circuit having memory built-in self test (BIST) for different memory sizes and method of operation | |
KR0163896B1 (ko) | 중앙 처리 장치의 타입에 맞는 전압을 자동으로 공급하는 전원 공급 장치 및 그 방법 | |
US6115780A (en) | Interrupt steering circuit for PCI bus | |
US20040107375A1 (en) | System and method for switching clock sources | |
KR920008446B1 (ko) | 마이크로 프로세서 | |
KR950007938B1 (ko) | 선반형 프로그래머블 로직 콘트롤러의 리세트 처리방법 | |
KR960011278B1 (ko) | 확장 롬 영역내의 플렉서블 어드레스 제어기 | |
KR940009737B1 (ko) | 노트북형 컴퓨터의 셋업 데이타 변경방법 | |
JP3048046B2 (ja) | 半導体集積回路の配線方法 | |
KR940001104B1 (ko) | 전원리셋과 수동리셋의 구분회로 및 방법 | |
KR100414922B1 (ko) | 통신 모듈의 보드 선택장치 | |
JPH10289199A (ja) | 拡張バス・インタフェース制御装置および制御方法 | |
JPH10105287A (ja) | 拡張ボードの接続方式 | |
JP2000222345A (ja) | パーソナルコンピュータにおけるバス制御回路 | |
KR950014374B1 (ko) | 원-칩 콘트롤러를 채용한 장치를 위한 직접 메모리 액세스(dma) 인식신호 발생회로 | |
JPH06274411A (ja) | 記憶容量拡張機能付き半導体記憶装置 | |
KR100298442B1 (ko) | 프로그램가능한디코더및이를이용한디코딩방법 | |
JPH09311738A (ja) | インタフエース拡張カード | |
JPH11191090A (ja) | 情報処理装置 | |
JP2000207347A (ja) | マルチホスト対応コンピュ―タシステム及びマルチホストコントロ―ラ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |