KR910002021B1 - 프로그래머블 콘트롤러 - Google Patents

Abstract

내용 없음.

Description

프로그래머블 콘트롤러

제1도는 본 발명의 프로그래머블 콘트롤러의 개략블럭도.

제2도는 제1도에서의 연산장치의 상세회로도.

제3도는 제2도에서 연산로직부의 연산동작을 설명하기 위한 설명도.

제4도는 제2도에서의 연산로직부의 상세회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 중앙연산장치 2 : RAM부

3 : 입출력 인터페이스부 4 : 프로그램 입력장치

5 : 연산장치 21 : 프로그램카운터

29 : 프로그래머블 로직디바이스 40 : 연산로직부

41, 42 : 직렬입력 - 병렬출력부 43 : 조합논리부

44 : 출력 및 쉬프트로직부

본 발명은 프로그래머블 콘트롤러에 관한 것으로 특히, 입출력데이타를 보다 신속하게 처리할 수 있도록 한 프로그래머블 콘트롤러에 관한 것이다.

최근, 자동화를 위하여 종래의 릴레이반을 대신하여 시퀸스제어를 가능하게 한 프로그래머블 콘트롤러는 릴레이, 타이머, 카운터, 무접점릴레이 등의 개개의 부품이 갖는 기능을 로직으로 컴팩트하게 통합시킨 장치이다. 이러한 프로그래머블 콘트롤러는 기본적으로 데이타를 입력하기 위한 입력장치, 이들 입력된 데이타의 연산이나 제어를 위한 중앙처리장치, 작업순서나 데이타를 기억시켜 두기 위한 기억장치 및 계산결과 등을 출력시키기 위한 출력장치로 구성되며, 데이타 저장의 기능을 갖는 기억장치는 고정된 제어용 프로그램을 기억하는 ROM부와 변경이 가능하거나, 일시기억을 위한 사용자 프로그램과 입출력데이타를 기억하는 RAM부로 나누어진다. 또한 RAM부는 세가지 영역으로 나누어지는데, 입력되는 사용자 프로그램이 기억되는 프로그램영역, 입력데이타가 기억되는 입력영역 및 출력데이타가 저장되는 출력영역을 갖는다.

상기와 같이 구성된 프로그래머블 콘트롤러는 입력장치에 접속된 누름단추스위치, 셀렉터스위치, 리밋스위치 등으로부터의 접점데이타를 기 프로그램된 시퀸스회로에 의해 연산하여 전자밸브, 마그네트스위치, 표시등, 프린터, 컴퓨터 등 연결된 출력장치로 지시된 명령을 출력한다. 이 과정에서 입력장치로부터의 접점데이타는 일단 기억장치의 입력영역에 기억되고, 중앙처리장치의 연산부에서는 기 프로그램된 시퀸스회로를 판독하여 기억된 입력접점데이타를 연산하며, 연산이 끝나 그결과인 출력데이타는 다시 기억장치에 기억되었다가, 제어 명령에 의해 출력장치로 출력하게 된다.

상기의 연산과정에 있어서, 연산부는 프로그래머블 콘트롤러의 전용 언어로된 사용자 프로그램을 소프트웨어로 해석하여 계산하게 되며, 소프트웨어상의 처리절차는 먼저, 사용자 프로그램 종료를 검색하고, 사용자 프로그램의 명령코드를 분류하며, 연산에 사용되는 연산자(예를 들면 X. Y)의 어드레스를 계산하고, 연산을 실행하며, 연산결과를 처리하는 단계로 이루어진다. 그러나, 이 과정은 복잡한 여러단계로 이루어지며, 각 단계는 많은 중앙처리장치 기계사이클이 필요하며, 중앙처리장치 자체의 클럭속도에도 제한을 받아 처리 시간이 많이 걸리게 된다. 또한, 산업전반에 걸쳐 제어규모가 점점 커감에 따라 프로그래머블 콘트롤러가 처리해야하는 입, 출력정보와 그레 따른 프로그램 양은 많아지게 된다. 이러한 경우, 많은 양의 프로그램을 소프트웨어로서 처리하게 되면, 많은 시간이 걸려 제어 시스템을 구성하기 어려워지고 제어 신뢰성 또한, 심각하게 떨어지는 등의 문제점이 있었다.

따라서, 본 발명의 목적은 이러한 많은 양의 사용자 프로그램에 의한 연산을 전용의 하드웨어 연산장치로서 계산처리함으로서 프로그램 연산을 보다 고속으로 실행하여 제어시스템에 폭넓은 융통성을 부여할수 있고, 신뢰성을 더욱 높일 수 있는 개선된 프로그래머블 콘트롤러를 제공하는데 있다.

이하, 본 발명을 첨부한 도면을 참조하여 일실시예로서 상세히 설명하면 다음과 같다.

제1도는 본 발명의 프로그래머블 콘트롤러의 블럭구성도로서 프로그래머블 콘트롤러는 제어 및 연산을 행하는 중앙처리장치(1), 외부의 입출력장치로부터 입력 또는 상기 중앙처리장치(1)로부터의 출력을 인터페이스하는 입출력 인터페이스부(3), 사용자의 프로그램을 입력하기 위한 프로그램 입력장치(4), 사용자 프로그램 및, 입출력데이타를 RAM부(2)와, 상기 중앙처리장치(1)로부터의 제어신호에 따라 상기 기억장치(2)로부터 입력데이타와 사용자 프로그램을 판독하여 연산하는 연산장치(5)를 구비하고 있다.

상기와 같은 프로그래머블 콘트롤러의 동작을 살펴보면, 우선 중앙처리장치(1)는 프로그램 입력장치(4)를 통해 입력된 사용자 프로그램을 RAM부(2)내의 프로그램 영역에 써넣는다(이때, 프로그램의 명령 포맷은 연산장치(5)가 쉽게 해석할수 있는 형태이다).

또한, 중앙처리장치(1) 입출력 인터페이스부(3)를 통하여 각종접점의 접점데이타를 읽어들여 RAM부(2)의 입력영역에 기억시킨다. 상기 동작이 끝나면, 중앙처리장치(1)는 콘트롤선(6)을 통해 제어신호를 송출하여 연산장치(5)를 가동시킨다.

상기 제어신호가 연산장치(5)에 입력되면, 연산장치(5)는 RAM부(2)의 프로그램영역을 처음번지부터 주사하여 프로그램영역의 명령과 입력영역의 접점데이타를 폐취하면서 연산을 실행한다.

이렇게하여 연산한 결과는 RAM부(2)의 출력영역에 기억시키고, 연산장치(5)는 다음의 처리를 중앙처리장치(1)에 맡기고 정지한다. 이제 중앙처리장치(1) RAM부(2)의 출력영역에 기억된 연산결과를 불러들여서 입출력 인터페이스(3)를 통해 출력장치(도시안됨)로 출력한다.

상기와 같이 구성된 실제 입력데이타를 연산처리하는 연산장치(5)의 동작을 제2도 상세회로도를 참조하여 자세히 설명하면 다음과 같다.

우선 중앙처리장치(1)가 사용자가 입력된 프로그램을 RAM부(2)의 프로그램영역(7)에 기입하고, 입출력 인터페이스부(3)를 통해 들어온 접점데이타를 RAM부(2)의입력영역(8)에 기억을 시켰다면, 중앙처리장치(1)는 콘트롤선(6)을 통해 연산장치(5)로 제어신호를 출력한다. 제어신호로서 우선, 실행명령인 런(RUN)신호는 AND게이트(29a)로 입력하여 연산장치(5)를 동작가능 상태가 되게하고, 초기화신호(

)는 AND게이트 (29c), 플립플럽(29b)을 통해 동기 카운터(29d)를 클리어(CLEAR)하며, 동시에 프로그램카운터(21) (이하 PC : Program Counter라 한다)를 클리어하여 PC(21) 값은 "0"을 가지게 된다. 그다음, 중앙처리장치(1)로부터

신호가 주어지면 플립플럽(29b)의 Q는 "H"로 되어, 동기 카운터(29d)는 클럭(CLOCK)에 동기하여 기동하게 되고, 프로그램로직 디바이스(이하 PLD : Programmable logic device라함)(29)를 기동시키게 된다. PLD(29)가 동작함에 따라, 각종의 내부제어 신호가 발생하여 연산장치(5)가 동작하기 시작한다.

연산장치(5)의 내부동작을 살펴보면, PC(21)의 값은 "0"을 가리키고 있으므로, 프로그램 어드레스 버스(PA)를 통해 어드레스(A)에 "0"의 값이 실려 RAM부(2)의 프로그램영역(7)에서 "0"번지 워드 데이타값을 버퍼(24)를 통해 읽어온다. 읽어온 데이타는 연산장치(5)가 쉽게 해석할 수 있도록 명령코드부(IC) (데이타중 D_15-D₁₂), 비트선택부(BC) (데이타중 D_3-D₀) 옵셋부(OS) (데이타중 D_4-D₁₁)로 나누어진다.

상기 분리된 데이타중 명령코드부(IC)와 비트선택부(BC)는 명령어 레지스터 래치(27)에 래치되고, 옵셋부(SO)는 입출력 옵셋 페지스터(22)로 들어간다. 명령어 레지스터 래치(27)에 래치된 명령코드부는 PLD(29)에서 복호화하여 각종신호를 만들어낸다. 실제 연산을 행하는 연산논리부(40)가 프로그램을 연산하기 위해서는 배타적 OR게이트(25a)의 출력 D이 필요하게 되는데, 이 신호는 명령어 레지스터 래치(27) 및 PLD(29)로 부터 복호화된

(A접점, B접점)와 입력 멀티플랙서(25)로부터 나오는 입력데이타(이하 INDH라 한다)의 배타적 OR 논리의 결과로서 출력된다. 여기에서, INDH는 중앙처리장치(1)가 입출력 인터페이스부(3)를 통해 읽어들여온 RAM부(2)의입력영역(8)에 기억시킨 접점데이타이다.

상기의 접점데이타가 RAM부(2)의 입력영역(8)에서 어느번지에 있는가를 찾는것은 입출력 옵셋 레지스터(22)에서 행해지는데, 입출력 옵셋 레지스터(22)의 입력은 미리 기억된 고정데이타(23) (이하 FD : Fixed date라 함)로부터의 출력과 프로그램 어드레스(PA)로부터 읽은 옵셋부(OS)이다.

FD(23)의 신호와 옵셋 데이타로 재구성된 값의 형태로 입출력 어드레스 버스(IA)를 통하여 어드레스 버스(A)에 실려 RAM부(2)에 번지를 지정하고 그 데이타는 버퍼(24)를 통해 입력 멀티플랙서(25)에 입력된다. 여기서 입력 멀티플랙서(25)로 들어가는 데이타는 워드데이타(16비트)이므로 그중 1비트씩 정보를 선택하여 출력해야하는데, 명령어 레지스터 래치(27)에 래치된 비트 선택부(BC)가 비트를 선택하는 제어신호의 역할을 하게 된다. 한편, 배타적 OR게이트(25a)의 역할을 상세히 설명하면 다음과 같다. 명령어 레지스터 래치(27) 및 PLD(29)를 통해서 복호화된 명령이 A접점 릴레이이고 입력영역(8)에서 찾아온 접점데이타 INDH가 "1"이라면(즉, A접점이 온) D₁은 "1"이고, 복호화된 명령이 A접점이면서 INDH가 "0"이라면(A접점 오프) D₁은 "B접점 온이라면 D₁은 "0" 복호화된 명령이 B접점 온이라면 D₁은 "0", B접점이 오프라면 D₁은 "1"이 된다.

상기와 같이 하여 만들어진 D₁과 PLD(16)로부터 만들어진 D₂, 클럭신호(CK₁), (CK₂), (CK₃) 프리셋(preset)신호

, 쉬프트(shift)신호

에 따라 연산로직부(40)는 연산을 실행하고, 그 결과를 출력 데이타(이하 OUTDH라 한다)를 출력한다.

상기 OUTDH는 1비트 정보이므로 RAM부(4)에 써넣기 위해서는 16비트 버스에 실어야할 필요가 있는데, 이 역할을 수행하는 것이 출력 멀티플랙서(26)이다. 즉, 내부데이타버스(D)를 통하여 16비트 데이타가 들어오면 비트선택부(BC)로 원하는 버스라인에 OUTDH를 실어 출력래치(28), 연산장치(5) 내부데이타버스(D), 버퍼(24)를 통해 기억장치(2)에 기록한다. 이렇게 하여 1명령 사이클이 끝나게 되는데, 3상 동기 카운터(29d)가 타임을 발생시키므로 2=8 클럭으로 1명령 해석과 실행을 끝내게 된다.

하나의 명령실행이 끝나면 다음에는 PC(21)의 값이 "1"증가하고 다음 명령을 패취해와서 실행하게 된다. 이렇게 PC(21)의 값이 증가하여 맨마지막 명령을 해석하면 PLD(29)로부터

신호가 중앙처리장치(1)로 인터럽을 걸어 프로그램 해석이 한번 끝났음을 중앙처리장치(1)에 알리게 된다.

연산로직부(40)를 제4도와 제5도를 참조하여 설명하면 다음과 같다. 먼저 제4도에서 N행 1열로 구성된 OR회로를 연산에 대해 살펴본다. 제4도에서 QA^*는 접점을 나타내고 QB^*는 OR 관계를 나타내는데 즉, QA₃QB₃는 A접점 OR

를 나타내는 것이다. 또한, QC^*(t)는 현재상태이고 QC(t+1)은 클럭 펄스가 작동한 다음의 상태를 나타낸다.

제4도의 OR회로 결과를 상태방정식(state eqation)으로 나타내보면,

QC₁(t+1)=QC₁(t)QA₁+

QC₂(t+1)=QC₂(t)QA₂+

+QB₂U₂

QC₃(t+1)=QC₃(t)QA₃+

+QBU₃

QC_n(t+1)=QC_n(t)QN_n+

+QB_nU_n이다.

여기서

*, U^*항은

=QB₂[QA₂QC₂(t)+

]

=QB₃[QA₃QC₃(t)+

]

=QB₄[QA₄QC₄(t)+

]

=QB_nQA_nQC_n(t)

U₂=QA₁QC₁(t)

U₃=QA₂QC₂(t)+QB₂U₂

U₄=QA₃QC₃(t)+QB₃U₃

U_n=QA_n-1QC_n-1(t)+QB_n-1U_n-1

상기식들을 살펴보면 OR회로에서는 N개의 접점중 어느 하나만 온이라도 그 접점이 속한 열, 즉 QC^*(t+1)은 모두 1이라는 것을 알수가 있다.

상기의 예에서는 n행×1열의 입력회로로만 구성되어 있지만 n행×1열 회로를 직렬로m열 만큼 연결하면 n행×m열 입력회로로 구성할수 있고 그 최종결과 QC(t+1)이 n행×1열의 출력이 된다.

상기 식들을 기본으로 제2도의 연산로직부(40)가 실행되는데 제5도를 참조하여 그 동작을 상세히 설명하면 다음과 같다.

프리셋(preset)신호

은 한회로 즉, n행×(m열 입력+1열출력)에서 마지막 출력(n, m+1)의 명령사이클에서 발생하는데, 이 신호에 의해 직렬입력―병렬출력부(41)(42), 출력과 쉬프트로직부(44)를 클리어한다. D₁은 제2도의 배타적 OR게이트(25a)의 출력으로 접점데이타이며 D₂는 OR데이타이다. 1명령 사이클동안 한번씩 발생하는 클럭(CK₁)에 의해D₁, D₂는 각각 직렬입력―병력출력부(41)(42)에 직렬로 입력하여 병렬로 출력한다. 클럭(CK₁)은 입력명령(예를들면 A접점 OR)중의 어느 하나를 실행하게 되면 발생하는 신호로서 접점데이타(D₁) 및 OR 데이타(D₂)를 직렬로 입력시켜 n행만큼 푸쉬(push)한다. 직렬입력―병렬출력부(41)(42)에서 푸쉬되어 D₁, D₂는 조합논리부(43)에서 제4도에 관련된 계산식에 따라 계산을 하며 한열의 계산이 끝나면 클럭(CK₂)에 의해 출력 및 쉬프트 레지스터부(44)로 출력되고 동시에 조합논리부(43)로 궤환되어 현재상태 QC^*(t)로 세트되어 다음 열의 연산 QC^*(t+1)에 이용된다. 클럭(CK₂) ()은 한열의 연산이 끝나면 발생하는 신호로서 클럭(

)는 레지스터(A)(B)를 클리어하여 다음열 데이타를 받아들이게 한다. 마지막 열의 계산이 끝나게 되면 최종출력은 출력 및 쉬프트로직부(44)에 병렬로 기억된다.

상기와 같이 기억된(m+1)열 출력은 번갈아 발생하는 클럭(CK₂), 쉬프트

신호에 의해 직렬로 출력 및 쉬프트로직부(44)의 QC₁을 통하여 출력된다. 이렇게 하여 출력되는 OUTDH는 제2도의 AND게이트(40b)에 보는 바와같이 중앙처리장치(1)에서 보내는 MCS신호에 따라 결정되므로 MCS(Master Control Set) MCR(Master Control Reset) 명령이 이루어진다.

마지막 명령인 기타 명령이 연산장치에 입력되면 제2도 PLD(29)에서

신호가 발생되어 중앙처리장치(1)에 인터럽을 걸어, 기타 명령을 처리하라는 것을 알리고 지금까지 계산한 데이타 즉, 플립플럽(40a)의 출력 FDATA를 중앙처리장치(1)에 전달한다. 그리고, 제2도의 AND게이트(29c), 플립플럽(29b)을 통해 동기카운터(29d)가 클리어되므로 연산장치는 그때까지의 PC값을 기억하고 홀딩(Holding)상태로 들어간다. 중앙처리장치(1)는 기타 명령을 처리한후 OR게이트(21a)를 통하여 필요한 만큼의 PC(21)값을 증가시키고 플립플럽(29b)에

신호를 보내어 연상장치를 다시 기동시킨다. 설명에서 빠진 부호 또는 소자는 통상의 컴퓨터에서 사용되는 제어신호 또는 소자이므로 설명에서 생략하였다.

따라서 종래의 소규모 프로그래머블 콘트롤러가 시퀸스명령을 처리하는데 한 스텝당 대략 20-50μs의 계산시간이 걸리지만 본 발명의 프로그래머블 콘트롤러는 하드웨어적인 연산장치에 의해 소프트웨어 계산시간 보다 수십배 빠른 계산속도를 얻을 수 있고, 중앙처리장치의 제어를 더욱 쉽게 하기 때문에, 프로그래머블 콘트롤러의 성능과 신뢰성을 크게 향상시키는 등의 커다란 효과가 있다.

비록 본 발명이 일시예로서 도시되었으나, 이 분야에 숙련된 사람에 의해 변형이 가능하더라도, 본 발명의 청구에는 청구범위에 의해 본 발명의 사상에 벗어나지 않는 한, 본 발명에 포함된다고 보아야 할 것이다.

Claims (3)

1. 데이타의 입출력을 위한 입출력 인터페이스부, 사용자 프로그램을 입력하기 위한 프로그램 입력장치, 상기 입출력 인터페이스부와 상기 프로그램 입력장치로부터의 데이타와 사용자 프로그램에 의해 연산 및 제어를 행하는 중앙처리장치와 상기 사용자 프로그램과 입출력데이타를 기억하는 RAM부를 구비하여 시퀸스제어를 행하는 프로그래머블 콘트롤러에 있어서, 상기 중앙처리장치로부터의 제어신호를 입력받아 상기 RAM부의 프로그램영역을 처음번지부터 주사하여 프로그램영역의 명령과 입력영역의 접점데이타를 페취하면서 실제 연산을 실행하고, 연산 결과를 RAM부의 출력영역에 기억시키도록 한 연산장치를 구비한 것을 특징으로 하는 프로그래머블 콘트롤러.
2. 제1항에 있어서, 상기 연산장치가, 상기 중앙처리장치로부터 제어신호를 입출력하는 제어신호 인터페이스수단, 원하는 접점데이타 및 프로그램데이타를 읽어들이기 위한 어드레스 생성수단, 상기 어드레스 생성수단에 의해 RAM부로부터 읽어온 프로그램데이타 및 접점데이타를 연산동작에 맞게 변환 및 저장하는 저장수단, 상기 제어신호 인터페이스수단과 상기 저장수단으로부터 상기 중앙처리장치부터의 제어 및 프로그램 명령 데이타를 입력하여 상기 연산장치를 제어하는 제어수단과, 상기 제어수단과 상기 저장수단으로부터 데이타 및 제어신호를 입력받아 실제 연산을 행하고, 그결과를 출력하는 연산로직부를 구비한 것을 특징으로 하는 프로그래머블 콘트롤러.
3. 제2항에 있어서, 상기 연산로직부가 상기 제어수단으로부터 연산부호명령과 상기 저장수단으로부터 접점데이타를 직렬데이타로 입력받아 각각의 명령을 병렬데이타로 출력하는 다수개의 직렬입력-병렬출력부와, 상기 각각의 직렬입력-병렬출력부로부터의 신호를 동시에 입력하여 상기 연산부명령과 접점데이타를 결합하여 실제 연산을 행하고, 출력 및 쉬프트로직부로부터 귀환된 신호가 있는 경우 귀환신호를 접점데이타 및 연산부명령과 결합하여 연산하여 그 결과를 병렬로 출력하는 조합논리부와, 상기 조합논리부로부터의 신호를 병렬로 입력받아 일시 기억했다가, 병렬로 상기 조합논리부로 귀환시키고, 클럭 및 쉬프트신호에 따라 직렬로 결과 데이타를 출력하는 출력 및 쉬프트로직부를 구비한 것을 특징으로 하는 프로그래머블 콘트롤러.

Images