KR910000192B1 - 모스를 이용한 전압발진 주파수 제어회로 - Google Patents
모스를 이용한 전압발진 주파수 제어회로 Download PDFInfo
- Publication number
- KR910000192B1 KR910000192B1 KR1019880000857A KR880000857A KR910000192B1 KR 910000192 B1 KR910000192 B1 KR 910000192B1 KR 1019880000857 A KR1019880000857 A KR 1019880000857A KR 880000857 A KR880000857 A KR 880000857A KR 910000192 B1 KR910000192 B1 KR 910000192B1
- Authority
- KR
- South Korea
- Prior art keywords
- mos
- output
- inverter
- voltage
- gate
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- HCUOEKSZWPGJIM-IYNMRSRQSA-N (e,2z)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N\O)\C(N)=O HCUOEKSZWPGJIM-IYNMRSRQSA-N 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 6
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 abstract 1
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 abstract 1
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 abstract 1
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 abstract 1
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 101150068246 V-MOS gene Proteins 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 회로도.
제2도는 본 발명의 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
CM : C모스 MP : 모스
MN : N모스 NOR : 노이게이트
IN : 인버터
본 발명은 PLL(Phase Lockde Loop)에 사용되는 제어전압에 따라 발진주파수를 변화시켜 주기위한 모스를 이용한 전압발진 주파수 제어회로에 관한 것이다.
종래의 전압발진 주파수 제어회로는 제1도에 도시한 바와 같이 C 모스(가)와, OP 앰프(OP1), 저항(R4) 및 콘덴서(C1)를 이용한 적분기(나)와, O 앰프(OP2) 및 저항(R1-R3)을 이용한 슈미트 트리거(다)로 구성되어 있다. 즉, C 모스(가)의 제어전압(Vm1-Vm)에 따른 적분기(나)의 충방전시간을 변화시켜 슈미트 트리거(다)에서의 출력전압 주파수를 제어하게 된다. 따라서 출력전압 주파수 제어회로를 구성하기 위해서는 2개의 OP 앰프와 저항과 콘덴서를 다수의 소수가 사용되므로 이를 집적회로화 할 경우 회로면적이 커지게 되고 도한 원가상승을 초례하게 된다.
본 발명은 이와 같은 점에 착안하여 안출한 것으로 모스 FET의 VCR(Voltaged-Controlled Resistor) 특성을 이용하여 간단한 출력전압 주파수 제어회로를 제공하는 것을 목적으로 한 것이다.
이하 첨부 도면에 따라 본 발명의 구성을 설명한다. 바이어스 전압에 따라 저항값이 변화되는 P 모스(MP1)를 통한 전압(Vcc)이 각각 N.P 모스(MN1, MP2) 및 N.P 모스(MN2, MP3)로 구성되는 각 C 모스(CM1, CM2)로 인가되게 연결하고, C 모스(CM1, CM2)의 양출력단 사이에 콘덴서(C)을 연결하고 또한 인버터(IN1)를 통한 C 모스(CM1)의 출력과 인버터(IN5, IN6)를 통한 C 모스(CM2)의 출력이 낸드게이트(NAND1)로 인가되게 연결하며, 인버터(IN1-IN4)를 통한 C 모스(CM1)의 출력과 인버터(IN7)를 통한 낸드게이트(NAND1)의 출력이 레치로 구성된 노이게이트(NOR2, NOR1)로 인가되게 연결하고, 상기 노어게이트(NOR1-NOR2)의 출력이 C 모스(CM1, CM2)의 입력으로 되게 연결구성 한다.
이와 같이 구성된 본 발명의 작용 및 효과를 설명하면 다음과 같다.
제2도의 노드(08)가 하이레벨이라면 N 모스(MN1)가 온 되어 노드(05)는 로우레벨이 되고, 이때 노드(06)는 로우레벨이므로 P 모스(MP3)가 온 되어 바이어스 전압으로 그 저항치가 결정되는 P 모스(MP1)를 통한 전압(Vcc)으로 콘덴서(C)가 충전을 시작한다.
이 콘덴서(C)가 인버터(IN5)를 턴온시킬 수 있는 전위로 되는 시간(tm)경과후 인버터(IN6), 낸드게이트(NAND1), 인버터(IN7), 노이게이트(NOR1)를 통하는 시간(td1)동안 콘덴서(C)는 계속 충전이 되고, 노드(06)가 하이레벨에서 로우레벨로 될 때 노드(06)는 하이레벨로 되므로 노드(07)의 전위로 시간(tm +td1)동안 충전된 전하를 순식간에 N 모스(MN2)를 통하여 방전하게 된다. 노드(05)의 전위는 P 모스(MP1)와 P 모스(MP2)를 통하여 인버터(IN1)를 턴온시키기 까지의 시간(tm)동안과 인버터(IN2, IN3, IN4) 및 노어게이터(NOR2)를 지나는 시간(td2)동안 충전이 된다.
이때 다시 노드(08)가 하이레벨에서 로우레벨로 바뀌게되고 노드(06)는 하이레벨로 변하여 노드(05)의 전위는 온 상태인 N 모스(MN1)를 통하여 방전되고, 노드(07)의 전위는 다시 콘덴서(C)에 충전되어 발진을 하게 되는 것이다.
여기에서 발진 주파수(fosc)와 지연시간을 살펴보면 다음과 같다.
여기에서 td1은 인버터(IN1-IN4)와 노이게이트(NOR2)를 통과하는 지연시간이고, td2는 인버터(IN5-IN7)와 낸드게이트(NAND1)와 노어게이트(NOR1)를 통과하는 시간이고, VTL은 인버터(IN1, IN5)의 턴온 전위이고, VGS는 P 모스(MP1)의 게이트-소스간 전압이고, VTP는 P 모스(MP1)의 드레쉬 호울드 전압이다.
이상에서 설명한 바와 같은 본 발명의 전압발진 주파수 제어회로는 비교기 및 적분기를 사용하지 않고 모스 FET를 사용하게 되므로, 집적화가 용이하면서 그 구성소자수가 대폭 줄어들게 되므로 원가절감의 효과를 얻을 수 있는 잇점이 있다.
Claims (1)
- P 모스(MP1)를 통한 전압(Vcc)이 인가되는 C 모스(CM1, CM2)의 출력단 사이에 콘덴서(C)를 연결하고, 각각 인버터(IN1)와 인버터(IN5, IN6)를 거친 상기 각 C 모스(CM1, CM2)의 출력이 낸드게이트(NAND1)를 통하여 인버터(IN7)를 거친 후 노어게이트(NOR2)와 함께 레치로 구성되는 노어게이트(NOR1)로 입력되게 연결하고, 또한 인버터(IN1-IN4)를 가진 C 모스(CM1)의 출력이 노어게이트(NOR2)로 입력되게 연결하고, 상기 노어게이트(NOR1, NOR2)의 각 출력이 C 모스(NOR1, NOR2)의 입력으로 되게 연결 구성함을 특징으로 하는 모스를 이용한 전압발진 주파수 제어회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880000857A KR910000192B1 (ko) | 1988-01-30 | 1988-01-30 | 모스를 이용한 전압발진 주파수 제어회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880000857A KR910000192B1 (ko) | 1988-01-30 | 1988-01-30 | 모스를 이용한 전압발진 주파수 제어회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890012451A KR890012451A (ko) | 1989-08-26 |
KR910000192B1 true KR910000192B1 (ko) | 1991-01-21 |
Family
ID=19271874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880000857A KR910000192B1 (ko) | 1988-01-30 | 1988-01-30 | 모스를 이용한 전압발진 주파수 제어회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910000192B1 (ko) |
-
1988
- 1988-01-30 KR KR1019880000857A patent/KR910000192B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR890012451A (ko) | 1989-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5426384A (en) | Voltage controlled oscillator (VCO) with symmetrical output and logic gate for use in same | |
US5568099A (en) | High frequency differential VCO with common biased clipper | |
KR900019371A (ko) | 전압제어발진회로 | |
US5923222A (en) | Low power amplifier and an oscillating circuit incorporating the amplifier | |
US5341113A (en) | Voltage controlled oscillator having a 50% duty cycle | |
KR19990029205A (ko) | 집적 회로에 내장된 발진 회로 | |
JPH0818340A (ja) | 水晶発振回路 | |
JP2743853B2 (ja) | 電流源回路 | |
KR910000192B1 (ko) | 모스를 이용한 전압발진 주파수 제어회로 | |
JPS6046610A (ja) | 単一入力発振回路 | |
US4779063A (en) | Oscillator with feedback loop including delay circuit | |
US4904960A (en) | Precision CMOS oscillator circuit | |
JPH0254698B2 (ko) | ||
JP2551871B2 (ja) | 発振制御回路 | |
US5923201A (en) | Clock signal generating circuit | |
US5701105A (en) | Timer oscillation circuit with comparator clock control signal synchronized with oscillation signal | |
KR100189746B1 (ko) | 파워 온 리세트 신호 출력 회로 | |
JPH0677781A (ja) | 発振回路 | |
JPS63172505A (ja) | 発振停止機能付cmosゲ−トアレイ発振回路装置 | |
JPH0752842B2 (ja) | フェイズロックル−プ集積回路 | |
JPH0865048A (ja) | 発振回路 | |
JPH0494210A (ja) | 電圧制御発振回路 | |
JPS6036644B2 (ja) | 発振回路 | |
JPH05268002A (ja) | 電圧制御発振器 | |
JP2577295Y2 (ja) | 電圧制御発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20011207 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |