KR900010026Y1

KR900010026Y1 - 디지탈 주파수 비교기

Info

Publication number: KR900010026Y1
Application number: KR2019860006688U
Authority: KR
Inventors: 김용근
Original assignee: 삼성전자 주식회사; 한형수
Priority date: 1986-05-14
Filing date: 1986-05-14
Publication date: 1990-10-29
Also published as: KR870018763U

Abstract

내용 없음.

Description

디지탈 주파수 비교기

제1도는 종래의 실시예를 나타낸 회로도.

제2도는 본 고안의 회로도.

* 도면의 주요부분에 대한 부호의 설명

1, 2 : T형 플립플롭 3, 4 : 2진카운터

5 : 디지탈비교기 6 : D형 플립플롭

CP₁: 비교기 f₁, f₂, f_A, f_B: 디지탈주파수

OR₁, OR₂: 오아게이트 AD₁: 앤드게이트

IV₂∼IV₃: 인버터

[산업상의 이용분야]

본 고안은 입력되는 2개의 디지탈주파수를 비교하여 주파수입력이 듀티비(duty )또는 위상차에 관계없이 3가지의 출력신호(f_A＞f_B, f_A=f_B, f_A＜f_B)를 송출할 수 있도록 된 디지탈 주파수 비교기에 관한 것이다.

[종래의 기술 및 그 문제점]

일반적으로 사용되고 있는 종래의 주파수비교기로는 대부분 적분기를 사용한 아날로그비교기와 디지탈의 위상비교기등으로 알려져 있는데, 여기서 적분기를 이용한 아날로그비교기는 제1도와 같이 구성되어 있다.

즉, 2개의 디지탈주파수(f₁)(f₂)가 T형 플립플롭(1)(2)의 클록단에 입력되면, 상기 디지탈주파수( f₁)(f₂)의 신호상태(f₁＞f₂, f₁=f₂, f₁＜f₂)에 따른 출력이 출력단(Q)으로 출력되고, 이와 같이 출력된 신호는 저항(R₁) 및 콘덴서(C₁)에 의해 이루어진 적분기와, 저항(R₂) 및 콘덴서(C₂)에 의해 이루어진 적분기에 의해 정확하게 그 출력이 조정된 후, 비교기(CP₁)의 (-)단자와 (+)단자로 입력된다.

즉, 상기 디지탈주파수(f₁)(f₂)의 신호상태에 따라 비교기(CP₁)에서 그 비교된 신호가 출력되는데, 이는 T형 플립플롭(1)(2)을 통과한 디지탈주파수(f₁)(f₂)가 적분기에서 정확하게 조정되어야만 정확한 데이터를 얻을 수 있을 뿐만 아니라 직류오프셋(DC-OFFSET)등도 무시할 수 없고, 또 듀티주기도 비교대상의 주파수입력이 동일해야 한다는 단점이 있었다.

또한, 상기한 아날로그비교기와 달리 디지탈위상비교기는 그 용도가 위상비교만 할 수 있을 뿐만 아니라 그 동작범위가 한정되어 있기 때문에 주파수비교를 대부분 행하지 못하는 문제점이 있었다.

[고안의 목적]

본 고안은 상기한 점을 감안하여 안출된 것으로, 각각의 신호상태(f₁＞f₂, f₁=f₂, f₁＜f₂)에 따라 듀티 또는 위상차에 관계없이 입력되는 2개의 디지탈주파수를 비교해서 정확한 데이터를 송출할 수 있게 될 뿐만 아니라 디지탈주파수를 비교하는 시간도 짧게 할 수 있도록 된 디지탈 주파수 비교기를 제공함에 그 목적이 있다.

[고안의 구성]

상기 목적을 달성하기 위한 본 고안은, 2개의 디지탈 주파수(f_A)(f_B)가 4비트 2진카운터(3)(4)의 클록단()과 오아게이트(OR₁)의 입력단에 연결되고, 상기 4비트 2진카운터(3)(4)의 출력단(Q₀~Q₃)은 각각 디지탈 비교기(5)의 입력단(A₀∼A₃)(B₀∼B₃)에 연결되면서 캐리단(CY)이 오아게이트(OR₂)를 매개로 앤드게이트(AD₁)의 한쪽 입력단에 연결되며, 상기 오아게이트(OR₁)는 인버터(IV₁)를 매개로 상기 앤드게이트(AD₁)의 다른쪽 입력단에 연결되고, 상기 앤드게이트(AD₁)의 출력은 상기 디지탈 비교기(5)가 연결된 4비트 D형 플립플롭(6)의 이네이블단(D)에 연결되면서 인버터(IV₂)(IV₃)를 매개로 상기 2진카운터(3)(4)의 크리어단(CR)에 연결된 것을 특징으로 하고 있다.

[실시예]

이하, 예시도면을 참조해서 본 고안에 따른 1실시예를 상세히 설명한다.

제2도는 본 고안의 회로도로서, 2개의 디지탈 주파수(f_A)(f_B)가 4비트 2진카운터(3)(4)의 클록단()에 각각 공급되면서 오아게이트(OR₁)에 입력되는데, 여기서 입력되는 디지탈 주파수(f_A)(f_B)는 f_A＞f_B와 f_A=f_B및 f_A＜f_B의 3가지 신호상태로 구분할 수 있다.

그런데, 상기 4비트 2진카운터(3)(4)는 16클록마다 어느 한쪽이나 양쪽에서 계수가 올라가게 되면, 캐리단(CY)에서 하이상태의 신호가 송출되면서 출력단(Q₀∼Q₃)에서 신호가 송출되고, 상기 4비트 2진카운터(3)(4)의 출력단(Q₀∼Q₃)이 입력단(A₀∼A₃)(B₀∼B₃)에 연결된 디지탈 비교기(5)는 상기 디지탈 주파수(f_A)(f_B)의 3가지 상태(f_A＞f_B, f_A=f_B, f_A＜f_B)에 따른 신호를 4비트 D형 플립플롭(6)의 입력단(D₂~D₀)에 공급하게 된다.

먼저, 입력되는 디지탈 주파수(f_A)(f_B)가 f_A＞f_B일 경우, 2진카운터(3)(4)중 2진카운터(3)의 캐리단(CY)에서 하이상태의 신호가 송출되면서 그 출력단(Q₀∼Q₃)으로부터 다지탈 주파수(f_A)에 대한 데이터가 디지탈 비교기(5)로 공급되고, 이어 상기 디지탈 비교기(5)는 상기 양 주파수(f_A)(f_B)에 대한 정보인 A와B를 비교해서 A＞B인 상태로 판단된 3비트의 출력신호인(110)으로서 D형 플립플롭(6)의 입력단(D₂~D₀)으로 공급하는 한편, 상기 캐리단(CY)의 하이상태 신호는 오아게이트(OR₂)에 공급되었다가 하이상태의 신호로서 앤드게이트(AD₁)의 입력단에 공급된다.

그러나, 상기 디지탈 주파수(f_A)(f_B)가 16클록 전인 15클록에서 로우상태의 신호로서 오아게이트(OR1)에 공급되어 있으므로 출력신호가 로우상태로 인버터(IV₁)를 통해 앤드게이트(AD₁)의 다른 입력단에 공급되고, 이에 따라 앤드게이트(AD₁)의 출력신호는 하이상태로서(오아게이트(OR₁)와 인버터(IV₁) 및 앤드게이트(AD₁)는 동일주파수일 경우에 위상차에 의한 오동작을 막기 위해 설치된 것임) D형 플립플롭(6)의 이네이블단(G)에 공급됨과 더불어 인버터(f_A)(f_B)를 통해 다시 4비트 2진카운터(3)(4)의 크리어단(CR)에 공급된다.

따라서 D형 플립플롭(6)의 입력단(D₂∼D₀)에 랫치된 입력주파수(f_A)(f_B)가 출력단(Q₂∼Q₀)으로 주파수의 펄스상승점(Positive going-edge)에 따라 송출되게 되고, 이어 인버터(IV₂)(IV₃)를 통해 지연된 펄스가 하이상태의 신호로서 4비트의 2진카운터(3)(4)의 크리어단(CR)에 공급되어 상기 2진카운터(3)(4)를 리세트시킨후, 다시 입력디지탈주파수(IV₂)(IV₃)를 비교하게 된다.

이때 입력되는 디지탈 주파수(f_A)(f_B)가 일때는 2진카운터(3)(4)의 캐리단(CY)으로 하이상태의 신호가 송출되면서 그 출력단(Q₀~Q₃)으로 디지탈 주파수(f_A)(f_B)의 데이터가 디지탈 비교기(5)로 공급되고, 이어 디지탈 비교기(5)의 출력신호는 A=B인 (010)의 3비트의 데이터로서 D형 플립플롭(6)의 입력단(D₂∼D₀)으로 공급되는 한편, 상기 캐리단(CY)의 하이상태신호는 오아게이트(OR₂)에 공급되었다가 하이상태의 신호로서 앤드게이트(AD₁)의 입력단에 공급된다.

그리고 상기한 로우상태의 신호인 다지탈 주파수는 오아게이트(OR₁)에 공급되었다가 인버터(IV1)에서 반전되어 앤드게이트(AD₁)의 다른 입력단에 공급되고, 이에 따라 하이상태의 앤드게이트(AD1)의 출력신호가 D형 플립플롭(6)의 이네이블단(G)에 공급됨으로써 랫치된 입력주파수(f_A=f_B)가 그 출력단(Q₂~Q₀)으로 송출되며, 이어 하이상태의 신호가 인버터(IV₂)(IV₃)를 통해 2진카운터(3)(4)의 크리어단(CR)에 공급됨으로써 2진카운터(3)(4)가 리셋트되게 된다.

또한, 입력된 디지탈 주파수(f_A)(f_B)를 비교하여 f_A＜f_B일 경우, 2진카운터(3)(4). 중 2진카운터(4)의 캐리단(CY)에서 하이상태의 신호가 송출되면서 그 출력단(Q₀∼Q₃)에서 디지탈 주파수(f_B)의 데이터가 디지탈 비교기(5)로 공급되고, 이어 상기 디지탈 비교기(5)의 출력신호는 A＜B인 (011)으로서 D형 플립플롭(6)의 입력단(D₂~D₀)으로 공급되는 한편, 상기 캐리단(CY)의 하이상태신호는 오아게이트(OR₂)에 공급되었다가 하이상태의 신호로서 앤드게이트(AD₁)의 입력단에 공급된다.

그리고 이후 상기와 동일한 동작을 수행하게 되므로 그에 대한 상세한 설명은 생략한다.

[고안의 효과]

상기한 바와 같이 본 고안에 의하면, 디지탈 주파수의 비교동작이 정확함과 더불어 동일한 입력주파수일 경우에 대해 위상차이에 상관없이 주파수 비교를 할 수 있고, 또 다른 디지탈 주파수가 입력되어도 듀티주기에 전혀 상관이 없을 뿐만 아니라 신뢰성이 높으므로 여러단으로 설치함으로써(캐스캐이드접속)디지탈 주파수를 일정한 기간동안 누적시켜서 비교할 수 있게 된다.

Claims

2개의 디지탈 주파수(f_A)(f_B)가 4비트 2진카운터(3)(4)의 클록단()과 오아게이트(OR₁)이 입력단에 연결되고, 상기 4비트 2진카운터(3)(4)의 출력단(Q₀∼Q₃)은 각각 디지탈 비교기(5)의 입력단(A0, A1, A2, A3)(B0, B1, B2, B3)에 연결되면서 캐리단(CY)의 오아게이트(OR₂)를 매개로 앤드게이트((AD1)의 한쪽 입력단에 연결되며, 상기 오아게이트(OR₁)는 인버터(IV₁)를 매개로 상기 앤드게이트(AD₁)의 다른쪽 입력단에 연결되고, 상기 앤드게이트(AD₁)의 출력은 상기 디지탈 비교기(5)가 연결된 4비트 D형 플립플롭(6)의 이네이블단(G)에 연결되면서 인버터(IV₂)(IV₃)를 매개로 상기 2진카운터(3)(4)의 크리어단(CR)에 연결된 것을 특징으로 하는 디지탈 주파수 비교기.