KR900007717B1 - 도금전류 자동전환 제어장치 - Google Patents

Abstract

내용 없음.

Description

도금전류 자동전환 제어장치

제1도는 종래의 도금전류 자동전환장치의 블록도

제2도는 본원 발명의 일실시예에 의한 도금전류 자동전환장치의 블록도

제3도는 제2도에 나타낸 장치의 도금전류 밀도 특성을 나타낸 그래프

* 도면의 주요부분에 대한 부호의 설명

(1) : 스트립 (2),(4a)-(4d) : 검출기

(3a)-(3d) : 도금셀 (5a)-(5d) : 정류기

(6a)-(6d) : 콘트롤 (7a)-(7d),(12a)-(12d) : 분배기

(8),(10a) : 가산기 (9) : PI콘트롤러

(10),(17) : 계산회로 (11) : 전류기준회로

(13) : 체크회로 (14) : 선택회로

(15) : 히스테리시스회로 (16) : 검출회로

본원 발명은 도금전류밀도를 소정범위내로 제어하는 장치에 관한 것이다.

종래 이 종류의 제어장치는 엄밀한 도금전류 밀도를 제어하지 않고 주로 도금셀의 합계전류를 제어하는 것이었다. 도금전류 밀도는 각 도금셀의 전류치를 그 전극길이 및 판폭으로부터 계산하며, 또 합계전류는 판폭, 전극효율 및 라인속도로 계산된다. 이들 도금조건이 변화하지 않는 한, 합계전류는 일정하게 제어되며, 도금부착량이 일정해지도록 제어된다. 그러나, 최근의 도금처리에서는 도금전류를 일정하게 제어하는 동시에, 도금전류 밀도를 어느 범위내로 제어하는 것이 요구되게 되었다. 이것은 도금면의 광택, 전극효율의 개선, 내식성의 향상 등이 요구되게 된 것에 기인한다.

제1도는 종래의 도금전류 자동보상장치의 블록도이다. (1)은 도시한 화살표 방향으로 진행하는 도금대상의 스트립, (2)는 스트립 (1)의 라인속도를 검출하는 검출기, (3a)-(3d)는 스트립(1)에 도금을 행하는 도금셀, (4a)-(4d)는 도금셀(3a)-(3d)에 공급되는 도금전류의 검출기, (5a)-(5d)는 도금전류를 공급하는 정류기, (6a)-(6d)는 정류기(5a)-(5d)를 통해 도금셀(3a)-(3d)에 공급하는 전류가 소정치로 되도록 제어하는 콘트롤러, (7a)-(7d)는 도금전류를 분배하여 콘트롤러(6a)-(6d)에 공급하는 분배기, (8)은 검출기(4a)-(4d)의 출력에 의해 도금전류의 합계를 구하는 가산기, (9)는 PI(비례, 적분)콘트롤러이며, 출력신호를 분배기(7a)-(7d)에 공급된다. (10)은 계산회로이며, 검출기(2)를 통해 얻는 스트립(1)의 라인속도와, 전류기준과의 차를 구하여 가산기(10a)에 공급한다. 가산기(10a)는 가산기(8)의 도금전류의 합계와 계산회로(10)의 출력과의 차를 구하여 PI콘트롤러(9)에 공급한다. (11)은 판폭, 전극효율 및 라인속도로 합계전류 기준을 계산하여, 이것을 계산회로(10)에 공급하는 전류기준회로이다.

다음에, 동작을 설명한다. 각 도금셀(3a)-(3d)에 공급되는 도금전류는 검출기(4a)-(4d)에 의해 검출되며, 가산기(8)에 의해 가산된다. 이것에 의해 구해진 도금전류의 합계는 가산기(10a)에 의해 계산회로(10)의 합계전류 기준과의 차가 구해지며, 콘트롤러(9)에 공급된다. PI콘트롤러(9)는 가산기(10a)에서 주어지는 차에 의거하여, 분배된 전류기준을 분배기(7a)-(7d)에 공급한다. 분배기(7a)-(7d)는 도금전류를 각 콘트롤러(6a) -(6d), 정류기(5a)-(5d) 및 검출기 (4a) -(4d)를 통해 도금셀(3a)-(3d)에 공급한다.

검출기(2)에 의해 검출된 스트립(1)의 라인속도는 계산회로(10)에 입력되며, 계산회로(10)는 이 라인속도의 증감에 따라 전류기준회로(11)에 의해 설정된 합계전류 기준을 증감시킨다. 예를들면 라인속도가 증대했을 때는 합계전류 기준을 증가된다.

이와같이, 종래의 제어장치는 스트립의 이동속도에 대응해서 도금전류의 합계전류를 정하고, 이것에 의해 각 도금셀의 전류밀도를 변화시키고 있으므로, 도금전류밀도를 소정범위차로 제어할 수 없는 결점이 있었다.

본원 발명은 상기와 같은 종래의 것의 결점을 제거하기 위해 이루어진 것으로서, 각 도금셀의 도금전류가 허용최대전류치에 달했을때에 도금셀 수를 변경함으로써 도금전류밀도가 소정범위내로 되도록 제어하는 도금전류 자동전환제어장치를 제공하는 것을 목적으로 한다.

다음에, 본원 발명의 일실시예를 도면에 의거하여 설명한다. 제2도에 있어서 제1도와 동일부호는 동일부분을 나타내며, (12a)-(12d)는 PI콘트롤러(9)의 출력신호에 의해 설정되는 도금전류를 균등하게 분배하는 분배기, (13)은 도금셀(3a)-(3d)의 도금전류가 상한치에 달했는지의 여부를 체크하는 체크회로, (14)는 분배기 (12a)-(12d)를 선택하는 선택회로, (15)는 선택회로(14)의 동작에 히스테리시스특성을 부여하는 히스테리시스회로, (16)은 검출기(2)의 출력에 의해 라인속도를 검출하여, 이 라인속도와 전류 밀도를 정하는 패턴으로 도금셀수를 정하는 검출회로, (17)은 전류 기준회로(11)로부터의 전류 기준에 의해 라인속도 대 도금전류밀도의 패턴을 계산하여 검출회로(16)에 입력하는 계산회로이다.

다음에, 동작에 대해 설명한다. 전류기준회로(11)는 도금조건, 즉 판폭, 전극효율, 라인속도 등에 의해 합계전류 기준을 계산한다.

제2도의 가산기(8)는 정류기(5a)-(5d)가 출력하고 있는 전류를 가산한다.

즉, I₀=I_5a+I_5b+I_5c+……+I_5d이다.

I₀=가산기(8)의 출력

I_5a=정류기(5a)의 출력전류

I_5b=정류기(5b)의 출력전류

I_5c= 정류기 (5c)의 출력전류

I5d= 정류기(5d)의 출력전류

예를 들면, 정류기(5c), (5d)를 사용하지 않을 경우는

I₀=I_5a+I_5b가 된다.

장치의 운전개시에 의해, 라인속도 V가 제3도에 나타낸 것처럼 상승을 개시하여, 속도 L₁에 달하면 이것이 검출회로(16)에 의해 검출되며, 선택회로(14)는 분배기(12a)를 선택하여 도금셀(3a)을 투입한다. 라인속도 V가 상승함에 수반해서, 도금전류밀도도 도금셀수 n=1의 패턴에 따라 상승하고, 검출회로(16)의 출력에 의해 도금전류밀도의 상한치 Du와 교차하는 속도 U₁에 도달하는 것이 검출되며, 또한 체크회로(13)가 체크신호를 출력하므로, 선택회로(14)는 분배기(12b)도 선택하며 도금셀(3b)을 투입한다. 이 때문에 도금전류밀도는 화살표로 나타낸 것처럼 도금셀수 n=2의 패턴과 교차하는 곳까지 감소한다. 라인속도 V의 상승을 계속하면 속도 U₂에 도달하는 것이 체크회로(13) 및 검출회로(16)에 의해 검출되므로, 역시 도금셀(3c)이 속도 U₃로 투입되어 도금셀수 n=4에서 최고라인속도 V_MAX에 도달한다.

한편, 라인속도 V를 감소시킬 경우는 그 증대의 경우와 같지만, 히스테리시스회로(15)의 존재 때문에 도시한 바와 같이 도금셀수 n의 변경시에 히스테리시스가 부가된 것으로 되어, 선택회로(14)의 동작의 안정화를 도모하고 있다. 도면중의 L₁, L₂, L₃, L₄는 전류밀도의 하한치 D_L와 도금셀수 n=1,2,3,4의 패턴과 교차하는 속도를 나타낸다. D_S는 도금셀 1대당의 정격전류 밀도를 나타낸다.

이상과 같이, 본원 발명에 의하면 각 도금셀의 도금전류가 그 허용최대전류치에 달했을때에 도금셀수를 변경하도록 했으므로, 도금전류밀도가 정확하게 소정범위내에 값으로 되도록 제어할 수 있는 효과가 있다.

Claims (1)

1. 복수의 도금셀에 공급되는 도금전류의 합계와, 도금되는 스트립의 라인속도에 대응해서 소정범위의 도금전류밀도를 얻도록 설정된 전류기준과를 비교한 결과에 따라서, 상기 도금셀의 선택 및 도금전류를 제어하는 도금전류 자동전환 제어장치에 있어서, 상기 결과에 의해 설정되는 도금전류를 상기 각 도금셀에 균등하게 분배하는 분배기와, 상기 각 도금셀에 도금전류밀도와 상한치로 되었을때에 체크신호를 출력하는 체크회로와, 상기 라인속도 및 설정된 도금전류밀도의 패턴으로부터 도금셀수의 변경을 판정하는 검출회로와,이 검출회로의 출력 및 상기 체크회로의 체크신호에 의해 상기 분배기를 선택하는 선택회로와, 상기 전류기준으로부터 상기 패턴을 계산하는 계산회로를 구비한 것을 특징으로 하는 도금전류 자동전환 제어장치.

Images