Claims (6)
아날로그 입력신호의 크기에 비례하는 주파수를 갖춘 일련의 출력펄스를 발생시키도록 된 주파수출력 발생기에 있어서, 상기 아날로그입력신호를 소정 워드길이의 디지탈신호로 변환시키는 신호조정기(12)와, 상기 워드의 일부분을 제1래치회로(18)로 전송하고 그 나머지부분을 제2래치회로(20)로 전송하는 마이크로프로세서(14), 이 마이크로프로세서(14)와 제1래치회로(18) 및 제2래치회로(20)를 상호 연결시키도록 되어 있으면서 상기 제1래치회로(18)로 전송되는 워드길이에 근접한 용량을 갖는 버스(32) 및, 상기 제1래치회로(18)와 제2래치회로(20)에 연결되어져 상기 아날로그입력신호에 대응되는 출력신호를 발생시키는 복수의 비트율승산기(24, 26, 28)를 구비하여 이루어진 것을 특징으로 하는 주파수출력발생기.A frequency output generator configured to generate a series of output pulses having a frequency proportional to the magnitude of an analog input signal, comprising: a signal conditioner 12 for converting the analog input signal into a digital signal having a predetermined word length; A microprocessor 14 which transfers a portion to the first latch circuit 18 and the remaining portion to the second latch circuit 20, the microprocessor 14 and the first latch circuit 18 and the second latch. A bus 32 having a capacitance close to the word length transmitted to the first latch circuit 18 while interconnecting the circuits 20, and the first latch circuit 18 and the second latch circuit 20. And a plurality of bit rate multipliers (24, 26, 28) connected to each other to generate an output signal corresponding to the analog input signal.
제1항에 있어서, 상기 비트율승산기(24, 26, 28)가 종속적으로 상호연결된 것을 특징으로 하는 주파수출력발생기.2. A frequency output generator according to claim 1, characterized in that the bit rate multipliers (24, 26, 28) are interconnected dependently.
제1항에 있어서, 조작자의 임의적인 입력데이터를 받아들이는 제3래치회로(22)와 상기 다수의 비트율승산기(24, 26, 28)의 출력을 분할시킬 수 있도록 해주는 프로그램가능주파수분할기(30)를 더 구비하여 구성되면서, 상기 제3래치회로(22)가 상기 다수의 비트율승산기(24, 26, 28)와 프로그램가능 주파수분할기(30)에 접속시켜진 것을 특징으로 하는 주파수출력발생기.2. The programmable frequency divider (30) according to claim 1, wherein the programmable frequency divider (30) enables to divide the output of the plurality of bit rate multipliers (24, 26, 28) and the third latch circuit (22) that accepts arbitrary input data of the operator. And a third latch circuit (22) connected to the plurality of bit rate multipliers (24, 26, 28) and a programmable frequency divider (30).
제3항에 있어서, 상기비트율승산기(24, 26. 28)의 출력단이 상기 프로그램가능주파수분할기(30)에 연결된 것을 특징으로 하는 주파수출력발생기.4. Frequency generator as claimed in claim 3, characterized in that the output of said bit rate multiplier (24, 26. 28) is connected to said programmable frequency divider (30).
제1항에 있어서, 상기 버스(32)의 용량이 상기 제1래치회로(18) 및 제2래치회로(20)의 용량과 거의 같도록 된 것을 특징으로 하는 주파수출력발생기.2. The frequency output generator as claimed in claim 1, wherein the capacity of the bus (32) is approximately equal to that of the first latch circuit (18) and the second latch circuit (20).
제1항에 있어서, 상기 제1래치회로(18)와 상기 제2래치회로(20)의 용량이 상기 각 비트율승산기(24, 26, 28)의 용량과, 거의 같도록 된 것을 특징으로 하는 주파수출력발생기.2. The frequency according to claim 1, wherein the capacitance of the first latch circuit 18 and the second latch circuit 20 is substantially equal to the capacitance of each of the bit rate multipliers 24, 26, 28. Output generator.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.