KR900005313Y1 - 스캔 캔버터용 수평동기형 클럭 발생회로 - Google Patents

스캔 캔버터용 수평동기형 클럭 발생회로 Download PDF

Info

Publication number
KR900005313Y1
KR900005313Y1 KR2019870006547U KR870006547U KR900005313Y1 KR 900005313 Y1 KR900005313 Y1 KR 900005313Y1 KR 2019870006547 U KR2019870006547 U KR 2019870006547U KR 870006547 U KR870006547 U KR 870006547U KR 900005313 Y1 KR900005313 Y1 KR 900005313Y1
Authority
KR
South Korea
Prior art keywords
signal
circuit
clock
output
analog
Prior art date
Application number
KR2019870006547U
Other languages
English (en)
Other versions
KR880020800U (ko
Inventor
김기범
Original Assignee
삼성전자주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 안시환 filed Critical 삼성전자주식회사
Priority to KR2019870006547U priority Critical patent/KR900005313Y1/ko
Publication of KR880020800U publication Critical patent/KR880020800U/ko
Application granted granted Critical
Publication of KR900005313Y1 publication Critical patent/KR900005313Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음.

Description

스캔 컨버터용 수평동기형 클럭 발생회로
제1도는 종래 스캔 컨버터용 클럭 발생회로.
제2도는 본 고안에 따른 블럭도.
제3도는 제2도 블럭도의 일실시예의 상세회로도.
제4도-제7도는 제3도의 각 부분의 부분동작 파형도.
제8도(a)는 NTSC방식 영상신호의 I신호의 Q신호의 관계도.
제8도(b)는 NTSC방식 영상신호의 샘플링도.
* 도면의 주요부분에 대한 부호의 설명
1 : 수평동기 위치 조정회로 2 : 위상동기 루우프회로
3 : 전압제어 발진회로 4,5,6 : 제1-3분주회로
본 고안은 스캔 컨버터(Scan converter)용 수평동기 클럭발생회로에 관한 것으로, 특히 수평동기 신호와 위상이 위치하는 스캔 컨버터용 수동동기를 클럭을 발생하는 회로에 관한 것이다.
통상적으로 스캔 컨버터라 함은 텔레비죤 수상기의 주사방법인 비월주사(Inter-lace)를 순차주사(Non-Interlace)로 변환하는 장치를 말한다.
이와 같은 작용을 하는 장치를 이용하면 비월주사 방식의 수평주파수가 NTSC (Natlonal Television System Committee)방식에서 15.75KHz에서 31.5KHz 2배 증가하기 때문에 그에 따른 수직해상도도 2배로 증가하게 되어서 현재의 일반적인 텔레비죤보다 선명하고 부드러운 화면을 얻을 수가 있어 현재 실용화되고 있는 추세이다.
한편 스캔 컨버터에 의해 비월 주사를 순차 주사로 변환하기 위해서는 통상적으로 입력되는 영상신호를 아나로그/디지탈 변활기에 의해 디지탈 영상 데이타로 변환하고 1주사선 또는 1피일드, 1프레임분의 영상데이타를 화상 메모리에 라이트(Write)시킨 후, 상기 화상메모리에 저장된 영상데이터를 라이트시키는 속도의 2배의 속도로 리이드(Read)하여 디지탈/아나로그 변환기에 의해 영상신호로 변환하여 재생하게 된다. 그러므로 영상신호를 디지탈 영상데이터로 변환시켜 화상메모리에 라이트시키거나 상기 화상 메모리에 저장된 영상데이터를 리이드하여 영상신호로 변환시키기 위해서는 화상메모리와 아나로그/디지탈 변환기 및 디지탈/아나로그 변환기에 클럭을 공급해야한다.
또한 상기 화상 메모리에 저장된 영상데이터를 리이드는 라이트할때에 비해 2배의 속도가 되므로 상기 화상메모리의 리이드 및 디지탈/아나로그 변환기의 클럭주파수는 화상메모리의 라이트 및 아나로그/디지탈 변환기의 주과수의 2배가 되어야한다.
또한 아나로그의 영상신호를 디지탈의 영상데이터로 변환하는 아나로그/디지탈 변환기의 샘플링(Sampling)주파수는 이론적으로 나이퀴스트(Nyquist)간격(Interval)에 의해 영상신호가 갖고 있는 대역의 최고주파수의 2배 이상의 주파수로 해야한다.
NTSC방식의 예를 들면 영상신호는 영상 주파수 대역이 4.2MHz로 제한되어 있으므로 샘플링 주파수는 최저8.4MHz(4.2NIHz × 2=8.4MHz)가 되야 한다. 그러므로 상기 아나로그/디지탈 변환기의 샘플링 클럭을 발생시키기 위해 상기 NTSC신호의 색부반송파(fsc)주파수를 정수배의 주파수를 사용할때의 최저 샘플링 클럭의 주파수는 3배의 fsc 즉,10.74MHz(3.58MHz × 3=10.74MHz)가 된다. 또한 통상적으로 색복조(Color Demodulation)를 위하여 3fsc의 주파수를 사용하지 않고 4fsc의 주파수를 사용하며, 그 이유를 상세히 설명하면 다음과 같다.
현재의 NTSC 방식에서 영상신호 U(t)는 휘도신호 Y(t)와 색도신호 C(t)로 구성되어 있으며 다음(1)식과 같다.
즉, U(t) = Y(t)+C(t)·…‥‥……‥‥‥‥‥‥……‥‥‥‥‥‥‥‥(1)
또한 상기 (1)식의 색도신호 C(t)는 I 신호와 Q신호가 직교변조(Quadrature Modulation)되어 구성되어 있으며 다음(2)식과 같다.
즉, C(t) = I(t) Cos(2πfsc+33o) + Q(t) Sin(2πfsc+33o)………(2)
fsc는 수평동기 신호 주파수 fH와 프레임(Frame) 주파수 fH의 홀수배가 되어 상기 fsc의 위상은 매 주사선 및 매 프레임마다 1800씩 반전된다. 이때 상기(1)식에서 I신호 I(t)와 Q신호의 관계는 제8도 (A)에 도시된 바와 같다.
또한 상기 I신호 I(t)와 Q신호 Q(t)의 직교변조된 색도신호 C(t)를 제8도와 같이 4fsc로 샘플링 할때의 관계식은 다음(3)식과 같다.
즉, C(n) = I(n) Cos(nπ/2) + Q(n) Sin(nπ/2)………………… (3)
그리고 상기 (3)식에서 n=1,2,3,4일때 샘플링 주파수 4fsc인 임펄스 얼(Impulse Train)δ(tT)에 의해 제8도(B)와 같이 샘플링되어 C(1)=-Q(1), C(2)= I(2), C(3), C4=-I(4) 가 된다.
그러므로 상기한 바와 같이 4fsc의 샘플링 주파수로 영상신호를 샘플링하면 NTSC방식의 영상신호로 부터 휘도신호와 색도신호의 분리가 정확하고 용이하게 된다.
따라서 NTSC방식의 영상신호를 4fsc의 클럭으로 아나로그/디지탈변환기에 의해 영상데이터로 변환하여 화상 메모리에 라이트하고, 이를 2배로의 속도로 리이드하기 위해서는 상기 화상 메모리의 리이드 및 디지탈/아날로그 변환기의 클럭은 상기 4fsc의 2배인 8fsc가 되어야 한다.
또한 NTSC방식에서는 색부 반송파 주파수 fsc와 수평동기신호(HSYNC)의 관계를 다음과 같이 규정하고 있다.
즉,
fT: 수평동기 신호 주파수.
그러므로 상기 (4)식에서와 같이 fsc를fH의 홀수배하게 되면 위상이 매 주사선 및 매 프레임마다 반전되어 휘도신호와 색도신호의 분리가 용이해진다.
한편. 종래에도 제1도에 도시된 바와 같이 인버터(IN1-IN2)와 저항(R10-R11)과 캐패시터(C10-C12)와 트리머(TC)와 크리스탈(X-tal)로 구성된 무안정 멀티바이브레이터의 자유 클럭 발생기를 사용하여 클럭을 발생시킴으로써 디지탈 아나로그 변환회로에서 기생되어지는 신호가 정확하지 못하여 에러가 발생되었고, 이로 인해 소망하는 해상도를 얻지 못하는 문제가 있어왔다.
따라서 본 고안의 목적은 입력되는 영상신호의 수평동기 신호와 위상이 일치하는 클럭을 발생시키어 클럭으로 영상데이터를 리이드 및 라이트할 수 있도록 하는 회로를 제공함에 있다.
이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.
제2도는 본 고안에 따른 블럭도로써 도시하지 않는 동기 분리 회로로 부터 출력되는 수평동기신호(HSYNC)의 펄스폭 및 위치를 조정하여 출력하는 수평동기 위치 조정회로(1)와, 상기 수평 동기 위치조정회로(1)에서 출력되는 수평동기신호(HSYNC)와 색부반송파(fsc)의 n배의 주파수를 m배 분주하여된 수평동기형의 클럭신호를 입력하여 두 입력클럭의 위상을 비교하여 위상차에 대한 전압을 출력하는 위상동기 루우프회로(2)와, 상기 위상동기 루우프회로(2)의 위상차에 대한 전압에 의하여 발진주파수를 제어하여 발진주파수가 수평동기 신호와 위상이 일치된 nfsc로 출력하도록 하는 전압제어 발진회로(3)와, 상기 전압제어 발진회로(3)에서 발진출력하는 nfsc클럭을 2분주하여 nfsc/2의 신호를 출력하는 제1분주회로(4)와, 상기 제1분주회로(4)의 출력을 m/4분주하여 출력하는 제2분주회로(5)와 제1분주회로(4)의 출력으로 제1분주회로(5)에서 분주시 발생하는 지연시간을 제거한 후 2분주한클럭을 상기 위상동기 루우프회로(2)로 출력하는 제3분주회로(6)로 구성된다.
상기 제2도의 구성중 전압제어 발진회로(3)에서 출력되는 발진 주파수를 8fsc로 하면, NTSC방식에서 fsc는약 3.58MHZ이고, 수평동기신호(HSYNC)는 약15.75KHZ이므로 상기 (4)식에서 나타낸 바와 같이 8fsc는 수평동기신호(HSYNC)의 약 1820배가 된다.
즉,
따라서 상기 제2도의 제3분주회로(6)에서 출력되는클럭은 n=8이고, m=1820인클럭신호가 된다. 또한 n을 다르게 설정하면 nfsc를 m분주하여 수평동기신호(HSYNC)와 위상을 일치시키기 위하여 m도 달라지게 된다. 그러나 상기에 설명한 바와 같이 영상신호를 영상데이터로 변환할 시 최저 샘플링 클럭 주파수는 3fsc가 n은 최저 6이상이 되어야 한다.
따라서 NTSC방식 영상신호의 수평동기신호(HSYNC)가 제2도의 수평동기 위치 조정회로(1)에 입력될때 전압 제어 발진회로(3)에서 출력되는 발진 주파수를 8fsc로 하였을 경우 상기 제2도에 대한 동작설명을 하면 다음과 같다.
지금 수평동기 위치 조정회로(1)에 수평동기신호(HSYNC)(약 15.75KHZ)가 입력되는 동시에 전원전압(Vcc)이 각각의 회로로 공급되어지면, 수평동기 위치 조정회로(1)는 수평동기신호(HSYNC)의 위치 및 폭을 조절하여 위상동기 루우프 회로(2)로 출력하며, 전압제어 발진회로(3)는 입력되는 위상 전압차에 의해 일정주기의 클럭 8fsc(8×3.58MHZ)의 신호를 발진하여 영상데이터가 저장되는 화상 메모리(도시하지 않았음)의 리이드(Read) 클럭 및 상기 화상 메모리에서 출력되는 영상데이터를 아나로그 신호로 변환하는 디지탈 아나로그 변환기(도시하지 않았음)의 클럭으로 출력하는 동시에 제1분주회로(4)로 출력한다.
이때 제1분주회로(4)는 입력되는 클럭신호 8fsc을 4fsc(4×3.58MHZ=14.32MHZ)로 2분주하여 영상신호를 디지탈로 변환하는 아나로그/디지탈 변환기의 클럭과 상기 변환된 디지탈 화상데이터를 지정할 화상메모리의 라이트(Write)클럭으로 출력하는 동시에 제2분주회로(5)로 출력한다.
상기 제1분주회로(4)에서 출력한 4fs신호를 입력한 제2분주회로(5)는 4fsc의 신호를 455분주, 즉 전압제어 발진회로(3)의 출력 8fsc를 910분주하여 제3분주 회로(6)로 출력한다.
한편 제3분주회로(6)는 전압제어 발진회로(3)에서 발진출력한 클럭 8fsc신호를 910분주시 발생된 지연시간을 제1분주회로(4)의 출력클럭 4fsc에 동기시킴과 동시에 910분주된 신호를 2분주하여 수평동기 주파수와 같은의 신호로써 위상동기 루우프회로(2)로 출력한다.
따라서 위상동기 루우프회로(2)는 수평동기 위치조정회로(1)에서 조정되어 출력된 수평동기신호(HSYNC)와 제3분주회로(6)에서 출력된의 클럭신호의 위상을 비교하여 비교차에 대한 전압을 전압제어 발진회로(3)로 출력한다.
이때 전압제어 발진회로(3)는 위상동기 루우프회로(2)에서 출력한 위상차 전압에 대한 전압에 의해 발진주파수를 변경함으로써 재3분주회로(6)의 출력이 변화되어 위상동기 루우프회로(2)에 입력되는 두 신호의 위상은 같게된다.
그러므로 전압제어 발진회로(3)에서 발진출력하는8fsc의 클럭신호가 수평동기 신호에 일치되어 출력됨으로써 비월주사를 순차주사로 변환시 고해상도의 화질을 얻을 수 있다.
제3도는 제2도 블럭도의 일 실시예의 상세 회로도로써 가변저항(VR1-VR2)과 캐패시터(C1-C2)와 단안정 멀티바이브레이터(Monostable Multivibrator) (10-20) 로 구성된 수평동기위치조정회로(1)와, 저항(R1-R3)과 캐패시터(C3-C4)와 위상 비교기(30)와 차지펌프(Charge Pump) (40)와 증폭기(50)로 구성된 위상동기 루우프회로(2)와, 저항(R4-R7)과 캐패시터(C5-C8), 가변캐패시터(VC)와 코일(Ll) 및 가변용량 다이오드(VD)와 인버터(N1-N5)로 구성된 전압제어 발진기(Voltage Controlled Oscillator) (3)와 D래치(DFl)와 인버터 (N6) 로된 제1분주회로(4)와, 4비트 카운터 (CNT1-CNT3)와 앤드게이트(AN1-AN2) 와 낸드게이트(NA1)로 구성된 제2분주 회로(5)와, D래치(DF1-DF2)로 이루어진 제3분주회로(6)로 구성된다.
제4도에서 제7도까지는 제3도의 각 부분에 대한 동작파형도이다.
이하 본 고안의 일 실시예인 제3도를 제4도에서 제7도까지의 파형도를 참조하여 기숱하면 지금 전원전압(Vcc) 이 각 회로에 공급되어지면, 전원전압(Vcc)은 저항(R4) (R5)고 캐패시터(C5)를 통해 가변용량 다이오드(VD)에 입력된다.
이때 가변용량 다이오드(VD)에 역전압이 인가됨으로써 내부의 용량이 변회되며 이 전압은 캐패시터(C6)와 코일(L1)을 통해 인버터(N1)로 입력된다.
따라서 저항(R6-R7)과 캐패시터(C7-C8)와 가변 캐패시터(VC)로된 무안정 멀터바이브레이터가 발진하게 되며 회로정수를 조절하며 발진주파수가 제4도(A)와 같이 8fsc의 클럭으로 발진되어질 수 있음을 알 수 있다.
상기와 같이 전압제어에 의한 클럭이 발진하는 상태에서 합성영상신호가 동기분리 회로에서 분리되어 제7도(가)와 같은 수평동기신호(HSYNC)가 단안정 멀티바이브레이터(20)의 단자(1A)로 입력되면, 수평동기신호(HSYNC)가 다운에지(Down edge)로 될때 출력단자(1Q)에서는 제7도 (나)와 같은 RC시정수의 정의 펄스신호를 출력한다.
또한 상기 제7도(b)의 펄스는 단안정 멀티바이브레이터(10)로 입력되어져 제7도(c)와 같은 신호로써 출력되어 위상비교기(30)의 기준위상 입력단(Ri)에 입력된다.
이때 단안정 멀티바이브레이터(10-20)의 가변저항(VR1)을 가변하여 펄스의 위치를 조절할 수 있으며 가변저항(VR2)으로 펄스폭을 조절하여 수평동기신호(HSYNC)의 위치를 조절한다.
한편 제4도(A)와 같이 발진하는8fsc의 클럭신호는 인버터(N3)(N5)에 의해 파형정형되어 화상데이터가 저장된 화상메모리의 리이드(Read)클럭 및 상기 메모리에서 출력되는 데이터를 아나로그 신호로 변환 출력하는 디지탈/아나로그 변환기의 클럭으로 입력되는 동시에 D래치(DFl)의 클럭으로 입력된다.
상기 인버터(N5)로 부터 출력되는 클럭 8fsc으로 입력한 D래치(DF1)는 초기출력상태가 제4도(C)와 같이 "하이"인 상태를 래치함으로서 입력클럭 8fsc을 2분주하여 출력단(Q1)(Q1)으로 4fsc의 클럭을 출력한다.
이때 D래치 (DF1)의 (Q1)출력은 인버터(N6)에 의해 반전되어 아나로그 영상신호를 디지탈 신호로 변환하는 아나로그/디지탈 변환기의 클럭과 상기 변환된 영상데이터를 기억하는 화상메모리의 라이트클럭으로 입력되는 동시에 D래치(DF2)의 클럭으로 입력된다.
한편 전원전압(Vcc)의 입력에 의해 인에이블(Enable)되어 있는 제1카운터(CNTl)는 8fsc의 발진신호를 2분주하여 제4도(B)와 같이 출력하는 D래치(DFl)의 출력단(Q1)의 출력을 카운팅함으로써 카운터(CNT1)의 출력단(QA-QD)의 출력파형은 제3도(D-G)와 같이 되어 발진신호 8fsc를 32분주하여 출력함을 할 수 있고, 리플캐리단(RC1)에서는 제4(H)와 같은 신호를 카운터(CNT2)의 인에이블단(EP,ET)와 카운터(CNT3)의 인에이블단(EP)로 입력시킨다.
따라서 카운터(CNT2)는 카운터(CNT1)에서 8fsc클럭을 32분주하였을때 출력하는 제5도(A-1)과 같은 리블캐리(RC1)를 인에이블단(ET,EP)으로 입력함으로써 제5도(A-2)-(A-5)와 같이 카운팅하여 상기 8fsc클럭신호를 512분주한다. 또한 입력되는 신호를 카운팅 완료시에 제5도(A-6)와 같은 리플캐리(RC2)의 신호를 카운트(CNT3) 의 인에이블(ET)으로 출력한다. 이때 제4도(H)와 제5도(A-1)는 카운터(CNTl) 의 리플캐리단(RC1)의 출력된다.
이때 제4도 (H)와 제5도(A-1)는 카운터(CNT3)의 또다른 인에이블단(Ep)은 전술한 카운터(CNTl)에서 카운트 완료시에 제5도(A-1)와 같이 발생되는 리플캐리를 입력함으로써 카운터(CNT3)는 제5도(A-7)의 신호에 의해 인에이블 되어진다.
그러므로 카운터(CNT3)는 출력단(Q1)으로 제6도(f)와 같은 신호를 출력한다. 따라서 카운터(CNT1-CNT3)의 전체적인 출력상태는 제6도(a-f)와 같은 상태로 되어 출력된다.
한편, 제6도(a-c)는 각각 카운터(CNT1)의 출력단(QA,QB,QC)의 출력이며 제6도(d-f)는 각각 카운터(CNT2-CNT3)의 출력단자(QG,QH,QZ)의 출력이다.
이때 앤드게이트(ANl)는 카운터(CNT1)의 출력단(QA,QB,QC)의 제6도(a-c)와 같은 출력을 논리하여 제6도(g)와 같이 출력하고, 앤드게이트(AN2)는 카운터(CNT2-CNT3)의 출력단(QA,QB,QC) 의 제6도(d-f)와 같은 출력을 논리곱하여 제6도(h)와 같은 신호를 출력한다. 그러므로 상기 앤드게이트(AN1-AN2)의 출력을 입력하는 낸드게이트(NA1)는 제6도(i)와 같은 신호를 카운터(CNT1-CNT3)의 로드단(LD)로 출력하며, 이로 인해 각 카운터(CNT1-CNT3)는 새로운 데이터를 로드한다.
따라서 카운터(CNT3)와 콤비네이셔널 회로인 낸드게이트(NA1)와 앤드게이트(AN1-AN2)에 의해서 상기전압제어 발진회로(3)에서 발진된 8fsc클럭이 910분주되어 D래치(DF2)의 데이터단으로 입력 된다.
상기 D래치(DF2)는 D래치(DFl)에서 제7도(g)와 같이 2분주되어 출력된 4fsc의 신호를 클럭으로 하여 8fsc신호가 910분주시 발생되는 위상지연을 동기시키여 위상지연을 제거한 후에 제7도(아)와 같은 신호를 D래치(DF3)로 출력한다.
위상이 일치된의 신호를 입력한 D래치(DF3)는 이를 2분주함으로써 8fsc의 발진신호는 1820분주가 되어 제7도(i)와 같은의 신호를 출력된다.
즉, 전압제어 발진회로(3)에서 출력된 8fsc(28.64MHz)의 신호가 1820분주되어 출력되어짐으로써 D래치(DF3)에서 출력된 신호는 거의 수평동기 주파수에 근사한 주파수로 위상비교기(30)의 입력단(V1)으로 입력된다.
따라서 전술한 바와 같이 단안정 멀티바이브레이터(10-20)에 의해서 제7도(c)와 같이 위치가 조정된 수평동기 신호(HSYNC)와 D래치(DF3)에서 제7도(h)와 같이 출력된 발진클럭 신호를 입력한 위상비교기(30)는 두 신호의 위상을 비교하여 비교차의 신호를 차지펌프(40)로 출력하며, 차지펌프(40)는 위상비교차에 대한 전압을 출력한다.
상기 위상비교차에 의한 위상비교 전압은 저항(R1)과 캐패시터(C4)로된 저역필터에 의해 직류화되어 저항(R2)을 통해 증폭기(50)로 출력된다. 이때 증폭기(50)는 위상비교차의 전압을 증폭하여 저항(R4-R5)과 캐패시터(C5)를 통해 가변용량 다이오드(VD)의 전압용량이 변화하게 되며 이로 인해 발진주파수가 변화하여 출력된다.
따라서 전압제어 발진회로(3)에서 발진출력되는 8fsc클럭은 수평동기 신호와 동기가 일치되어 출력함을 알수 있으며, 이로 인해 D래치(DF1)에서 출력되는 신호는 수평동기 주파수와 같게된다.
상술한 바와 같이 본 고안은 영상신호의 수평동기 신호와 위상이 일치하는 클럭을 정확히 발진 출력함으로써 수평동기 신호와 동기가 되는 클럭을 스캔 컨버터용 클럭으로 사용시에 에러가 포함되지 않은 고해상도의 화면을 얻을 수 있는 이점이 있다.

Claims (1)

  1. 입력되는 영상신호를 디지탈 신호인 영상데이터로 변환하는 아나로그/디지탈 변환기와 상기 영상데이타를 저장하는 화상 메모리와 상기 화상 메모리에서 출력되는 영상 데이타를 아나로그 신호인 영상신호로 변환하는 디지탈/아나로그 변환기를 구비한 스캔컨버터용 수평동기형 클럭발생회로에 있어서, 영상동기 회로로부터 출력하는 수직동기신호(HSYNC)의 펄스폭 및 위치를 조정하여 출력하는 수평동기 위치조정회로(1)와 상기 수평동기 위치조정회로(1)에서 조정된 수평동기신호(HSYNC)와 색부반송파 fsc의 n배 주파수를 m배 분주하여된 수평동기형 클럭신호의 위상을 비교하여 위상차에 따른 전압을 출력하는 위상동기 루우프 회로(2)와, 입력 직류전압제어에 의해 nfsc클럭을 발진하는 동시에 상기 위상동기 루우프회로(2)의 위상차에 대한 전압을 출력시 이에 대하여 발진주파수를 제어하여 발진주파수가 수평동기신호(HSYNC)와 위상이 일치된 nfsc로 출력하도록 하여 영상데이터를 저장하고 있는 화상 메모리에 리이드 클럭 및 상기 화상 메모리에서 출력되는 영상 데이터를 아나로그 신호로 변환하는 디지탈/아나로그 변환기의 클럭으로 출력하는 전압제어 발진회로(3)와, 상기 전압제어 발진회로(3)에서 발진출력하는 nfsc클럭을2로 2분주하여 영상신호를 디지탈 신호로 변환하는 아나로그/디지탈 변환기의 클럭과 상기 아나로그/디지탈 변환기에서 변환된 영상데이터를 기억하는 화상메모리의 라이트 클럭으로 출력하는 제1분주회로(4)와, 상기 제1분주회로(4)의 분주클럭를 m/4로 분주하여 출력하는 제2분주회로(5)와, 상기 제1분주회로(4)의 출력으로 제2분주회로(5)에서 분주시 발생하는 지연시간을 제거한 후 2분주하여 수평동기형 클럭를 상기 위상동기 루우프회로(2)로 출력하는 제3분주회로(6)로 구성함을 특징으로 하는 회로.
KR2019870006547U 1987-04-30 1987-04-30 스캔 캔버터용 수평동기형 클럭 발생회로 KR900005313Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870006547U KR900005313Y1 (ko) 1987-04-30 1987-04-30 스캔 캔버터용 수평동기형 클럭 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870006547U KR900005313Y1 (ko) 1987-04-30 1987-04-30 스캔 캔버터용 수평동기형 클럭 발생회로

Publications (2)

Publication Number Publication Date
KR880020800U KR880020800U (ko) 1988-11-30
KR900005313Y1 true KR900005313Y1 (ko) 1990-06-15

Family

ID=19262381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870006547U KR900005313Y1 (ko) 1987-04-30 1987-04-30 스캔 캔버터용 수평동기형 클럭 발생회로

Country Status (1)

Country Link
KR (1) KR900005313Y1 (ko)

Also Published As

Publication number Publication date
KR880020800U (ko) 1988-11-30

Similar Documents

Publication Publication Date Title
US4700217A (en) Chrominance signal phase locked loop system for use in a digital television receiver having a line-locked clock signal
JP3520082B2 (ja) ビデオ処理のための表示ロックされたタイミング信号
US6380980B1 (en) Method and apparatus for recovering video color subcarrier signal
KR900005313Y1 (ko) 스캔 캔버터용 수평동기형 클럭 발생회로
US5629962A (en) Phase locked loop circuit
US4833371A (en) Picture display device with symmetrical deflection
US4575757A (en) PAL offset generator
JPS62159981A (ja) ビデオ装置用同期回路
US5534939A (en) Digital video clock generation system
KR930003690Y1 (ko) 영상신호 샘플링회로
KR930009180B1 (ko) 텔레비젼 방식 변환기
KR930010913B1 (ko) 브이씨알에서 재생되는 비데오신호의 시간축 에러 보정장치
JP2729116B2 (ja) 映像検波回路
KR100268468B1 (ko) 채배주파수 발생회로
JPH05103347A (ja) 標準映像信号のための同期信号再発生回路
JP2846858B2 (ja) ２次元／３次元映像変換装置
JP3304031B2 (ja) ゲンロック装置
JPS5912048B2 (ja) 標本化パルス発生回路
KR940009585B1 (ko) 시간축 오차 보정장치의 제어신호 발생회로
JP2600866B2 (ja) 位相比較装置
JP2517443B2 (ja) テレビカメラの同期回路
JPS6180915A (ja) 位相ロツク発振装置
JP3118809B2 (ja) 同期回路
JPS63296569A (ja) 水平周波数逓倍回路
JPH02202273A (ja) サンプリングパルス形成回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee