KR900004468B1 - 톤 디코더 - Google Patents

Abstract

내용 없음.

Description

톤 디코더

제1도는 본 발명의 톤 디코더의 블록도.

제2도는 제1도의 실시예를 도시한 상세회로도.

제3도는 제2도의 일부동작 부분의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

100 : 카덴스 디코더부(Cadence Decoder)

200 : 주파수 디코더부(Frequency Decoder)

300 : 주파수 조합부

400 : 데이타 인지부 500 : 출력버퍼부

본 발명은 교환기 또는 단말기에 있어서 소정호의 진행상태를 분석하는 호진행 톤 디코더(Call Progress Tone Decoder)에 관한 것으로, 특히 신호의 단속비(Cadence)와 주파수를 복합적으로 검출하여 상대방의 호진행상태를 분석할 수 있게한 톤 디코더에 관한 것이다.

교환기 또는 단말기에서는 소정의 호(Call)에 대한 시스템의 진행상태를 각종의 톤을 사용하여 알리게 된다. 즉, 소정의 가입자가 타가입자를 호출하였을때, 상대방의 상태에 대응한 소정톤이 발생되고 시스템은 상기 톤을 분석함으로써 호진행 상태를 감지하게 된다. 이를 위한 종래의 톤디코딩 방식은 카덴스전용 또는 주파수 전용의 톤 디코더를 지역 또는 국가별 사용규격에 따라 각각 적용하는 것이었다. 다시 말하면 미국과 같은 지역에서는 톤카덴스 방식으로 톤이 서비스되고 있으므로 카덴스 분석전용의 톤 디코더가 작용되고, 한국과 같은 지역에서는 단일 또는 복합의 주파수방식으로 톤이 서비스되고 있으므로 주파수 분석전용의 톤 디코더가 사용되고 있다.

이에 따라 전술한 바와같은 상이한 두방식중 어느 한방식의 톤 디코더를 채용한 교환기기 또는 단말기기는 다른 방식을 채용한 교환기기 또는 단말기기에 사용될 수가 없게되어 기기간의 호환성 유지에 큰 장애가 되었을 뿐만 아니라, 상기 두 방식의 톤 디코더 장치를 별도로 모두 구비한 경우에는 당연히 기기의 생산비용이 증대되므로 문제점이 초래되었다.

따라서 본 발명의 목적은 교환기 또는 단말기의 호진행상태 분석을 위한 톤 디코더에 있어서 신호위 단속비 또는 주파수에 의한 톤서비스 방식에 겸용으로 적용될 수 있는 톤 디코더를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명은 입력된 톤의 단속비에 대응하는 카덴스 데이타를 출력하는 카덴스 디코더부와, 상기 톤의 주파수를 인식하여 주파수 인식신호를 출력하는 주파수 디코더부와, 소정의 기설정된 주파수 조합상태에 따라 상기 주파수 인식신호에 대응하는 주파수 데이타를 출력하는 주파수 조합부와, 상기 카덴스 데이타 및 주파수 데이타를 소정 제어신호에 따라 출력하는 출력버퍼부와, 상기 카덴스 디코더부 또는 주파수 디코더부의 톤 입력상태를 인지하여 이에 대응하는 데이타 인지신호를 출력하는 데이타 인지부로 구성됨을 특징으로 한다.

이하 본 발명을 첨부된 도면을 참조하여 설명한다.

제1도는 본 발명에 따른 톤 디코더의 구성을 도시한 블록도로서, 입력된 소정톤의 단속비를 검출하여 그 단속비에 대응하는 카덴스 데이타를 출력하는 카덴스 디코더부(100)와, 소정의 단일주파수 또는 복합주파수로된 상기 톤의 주파수를 검출하여 그에 대응하는 하나 또는 다수의 주파수 인식신호를 출력하는 주파수 디코더부(200)와, 소정의 주파수 조합상태로 기설정된 논리상태에 따라서 상기 주파수 인식신호의 출려에 대응하는 주파수 데이타를 출력하는 주파수 조합부(300)와, 소정 제어신호의 인가상태에 따라 상기 주파수 데이타 및 카덴스 데이타를 출력하는 출력버퍼부(500)와, 상기 카덴스 디코더부(100) 또는 주파수 디코더부(200)의 톤인식상태에 대응하여 데이타 인지신호를 출력하는 데이타인지부(400)로 구성된다. 도면중 IN은 입력 톤신호이며, Dout는 상기 톤으로부터 분석된 주파수 데이타 및 카덴스 데이타에 해당되고, DV는 데이타 인지신호이며, 그리고 EN은 상기 출력버퍼부(500)에 인가되는 제어신호로서 상기 데이타 인지신호를 입력한 도시되지 않은 외부장치에 의해 공급된다.

제2도는 본 발명의 실시예를 도시한 상세회로도서, 그 구성을 보면, 통상의 톤카덴스 디코더 fc(이하 "카덴스 디코더"라 칭한다)(18), 저항(15-17), 캐패시터(11-13) 및 발진기(14)로 구성된 부분이 상기 카덴스 디코더부(100)에 대응하고, 통상의 주파수 디코더 fc(이하 "주파수 디코더"칭한다)(51-54), 저항(41-48) 및 캐패시터(21-28)(31-34)로 구성된 부분이 상기 주파수 디코더부(200)에 대응하며, 단자조합부(65) 및 그에 접속된 NOR게이트(61-4)로 구성된 부분이 NOR게이트(61-64)로 구성된 부분이 상기 주파수 조합부(300)에 대응하고, 상기 NOR게이트(61-64)의 각 출력단에 입력단이 접속되어 있는 OR게이트(67), 상기 OR게이트(67)의 출력단에 클록입력단이 접속된 D-형플립플롭(68) 및 상기 D형플립플롭(68)의 출력단(D)을 일입력단으로 접속한 OR게이트(69)로 구성된 부분이 상기 데이타 인지부(400)에 대응하며, 상기 카덴스 디코더(18)의 출력단(D-Dl3) 및 상기 NOR게이트(61-64)의 출력단이 입력단에 접속된 3-상태버퍼(66)가 상기 출력버퍼부(500)에 대응된다.

도면중 카덴스 디코더부(100)내의 캐패시터(11)(12)는 교류신호는 패스하고 직류신호를 차단시키기 위해 사용되며, 저항(15)(16)은 입력신호(IN)에 대한 기준전압 설정용이고, 저항(16)과 접지점 사이에 접속된 캐패시터(13)는 기준전압단(Vref)의 노이즈 제거용이며, 저항(17) 및 발진기(14)는 소정 클록신호의 발진용으로 사용되고 있다.

한편, 입력단자(101)로부터 캐패시터(11) 및 저항(15)을 거쳐 인가되는 입력 톤(IN)이 소정시간(예를 들면 2.3초)동안 계속해서 입력되면, 상기 카덴스 디코더(18)는 이를 체크하여 논리"하이"상태의 신호를 출력함으로써 입력된 톤이 유효하게 데이타화 되었음을 알리게 된다. 상기 논리 "하이"신호는 해당출력단(Dv)을 통해 데이타 인지부(400)의 OR게이트(69)에 인가됨으로써 데이타 인지신호를 출력할 수 있게 한다.

또, 상기 입력톤으로부터 분석된 카덴스 데이타는 출력단(Dl-D3)으로 출력되어 3-상태버퍼(66)에 인가된다.

상기 주파수 디코더부(200)내의 주파수 디코더(51-54)는 각각 fa,fb,fc 및 fd의 4개의 주파수를 검출하도록 되어 있는 것으로, 상기 주파수는 각 주파수 더코더의 외부단자에 접속된 R-C소자값들에 대응된다.

예를들면, 상기 주파수 fa는 캐패시터(21)(22)(31)의 용량값과 저항(42)의 저항값에 의해 결정되며, 저항(41)은 부하저항으로 오픈콜렉터(Open collector)출력단에 접속된다. 상기 주파수 디코더(51)는 소정 주파수가 fa가 입력되면 그 출력단자(71)로 논리"로우"상태의 신호를 출력하도록 된 것이며, 그밖의 다른 주파수 디코더(52-54)들은 각각 다른 주파수인 fb,fc 및 fd를 검출하도록 되어 있다. 전술한 바와같은 주파수 디코더부(200)의 구성은 이 분야에 통상의 지식을 가진자라면 용이하게 실시할 수 있는 기술에 속하므로 그 상세한 회로동작 관계의 기술은 여기서는 생략한다.

한편 주파수 조합부(300)내의 단자조합부(65)는 단일 또는 복합주파수 신호의 검출시 각 주파수를 조합하기 위하여 사용된 것으로, 예를 들어(fa+fb)의 복합주파수를 검출시는 주파수 디코더(51) 및 (52)에 접속된 단자(71) 및(72)를 각각 NOR게이트(61)의 양입력단자(61A)(61B)에 결선시킴으로써 상기(fa+fb)의 복합주파수 신호를 NOR게이트(61)의 출력상태에 따라 검출할 수 있게 한다. 또한 fa의 단일주파수를 검출시에는 상기 단자(71)로부터 NOR게이트(61)의 양입력단(61A)(61B)모두에 결선하여 fa의 단일주파수 신호 입력상태를 NOR게이트(61)의 출력신호로 인식할 수 있게 구성한다.

이와같은 단자조합부(65)의 단자간 결선조합 방식에 따라 상기 주파수 fa,fb,fc 및 fd에 따른 단일주파수 또는 복합주파수로 미리 그 주파수조합을 설정하게 함으로써 상기 NOR게이트(61-64)의 출력신호는 소정의 주파수 데이타로 출력된다.

따라서 상술한 도면구성을 참조하여 본 발명의 일실시예에 따른 동작관계를 기술하면 다음과 같다.

소정의 단속비로된 톤신호(IN)가 입력단자(101)를 통해 카덴스 디코더부(100)에 입력되면, 카덴스 디코더(18)는 이를 검출하여 3비트의 디지탈데이타(Dl-D3)로 출력한다. 이를 제3도의 타이밍도를 참조하면서 설명하면, (a)의 톤신호는 단속비만을 고려할 때 (c)의 클록파형이 되고, 상기 카덴스 디코더(18)의 클리어 입력단(CL)으로 논리"로우"신호가 인가되어 출력데이타들이 모두 클리어된 다음, 맨처음의 톤신호"ON" 구간으로부터 소정시간(2.3초)경과후에는 입력 톤신호가 유효하게 데이타화된 상태가 되므로(d)의 데이타 유효신호(Dv)를 논리"하이"로 출력함과 동시에, 데이타 출력단으로는 Dl=0, D2=1 및 D3=0으로된 디지탈 데이타를 출력한다. 여기서(c)와 같이 1:1의 단속비를 갖는 톤신호에 대한 출력데이타는 Dl-D3이 "10"이 되도록 하였지만, 다른 값의 데이타로 출력되게 하는 것도 통상의 상용 fc칩에서 용이하게 가능하다. 본 실시예에 적용된 톤신호의 단속비에 대한 디지탈데이타 출력논리를 도표로 도시하면 다음의 표 1과 같다.

[표 1]

따라서 소정 단속비로된 톤신호가 상기 카덴스 디코더(18)세 입력되어 소정시간이 경과하면 상기 표 1에 대웅되는 출력데이타(Dl-D3)가 3-상태버퍼(66)의 입력단 Pl-P3에 인가되고, 동시에 데이타 유효신호(Dv)는 논리"하이"상태로 OR게이트(69)의 일입력단에 인가되므로 도시되지 않은 소정 외부장치는 상기 OR게이트(69)의 출력인 데이타 인지신호(DV)글 받아 제어신호 입력단자(51)를 통해 제어신호(EN)를 인가하여 상기 3-상태버퍼(66)의 데이타 출력을 인에이블 시킨다. 이때의 출력데이타(01-03)가 카덴스 데이타에 해당되는 것으로, 상기 표 1에 도시된 바와같은 소정 단속비에 대응하는 3비트의 데이타로 출력된다.

한편 소정의 단일 또는 복합주파수로된 톤신호(IN)가 입력단자(101)를 통해 주파수 디코더부(200)에 입력되면 주파수 디코더(51-54)에 의해서 해당되는 주파수 fa,fb,fc 및 fd가 검출된다. 예를 들어, fa=350Hz, fb=440Hz,fc=480Hz 및 fd=62 0Hz로 되도록 상기 주파수 디코더부(200)내의 RC-값을 각각 구성하고, 상기 톤신호(IN)에 전술한 4개의 주파수중 어느하나 또는 다수의 주파수가 실려있을 경우 이를 대응되는 4개의 주파수 디코더(51-54)에서 각각 검출하여 출력단(71-74)을 통해 논리"로우"상태로된 신호를 출력한다.

상기 R-C값의 실시예로서, fa=35Hz인 경우에는 캐패시터(31)의 용량값 C=0.22μF, 캐패시터(21)의 C=3.714μF, 캐패시터(22)의 C=7.428μF, 그리고 저항(42)의 R=12.987kΩ로 주파수 디코더(51)의 외부단자를 적용할 수 있으며, 허용주파수 대역폭(Band width)은 350Hz+8%로써 약 28Hz가 된다. 따라서 상기 주파수 디코더(51)는 fa=350+28Hz범위 내의 주파수 신호가 입력되면 출력단(71)에 논리"로우"신호를 출력하게 되고, 그외의 fb,fc 및 fd의 경우에도 마찬가지이다.

주파수 조합부(300)의 단자조합부(65)는 검출할 단일주파수 또는 복합주파수의 미리 결정된 규격에 따라 그 단자들이 결선된다. 예를어, NOR게이트(61)의 출력으로써(350+480)Hz의 복합주파주를 검출할 수 있게 하고, NOR게이트(62)의 출력으로써 350Hz의 단일주파수를 검출할 수.있게 하기 위해서는 fa=350Hz, fc=480 Hz일 경우 상기 NOR게이트(61)의 일입력단자(61A)를 단자(71)에 결선하고, 타입력 단자(61B)를 단자(73)에 결선하며, 동시에 NOR게이트(62)의 양입력단자(62A,62B)를 모두 단자(71)에 결선함으로써 가능해진다. 즉, 전술한(350+480)Hz의 복합주파수로된 톤신호(IN)가 입력되면, 주파수 디코더(51)(53)의 출력이"로우"상태로 되어 NOR게이트(61)의 입력이 모두 논리"로우"신호가 되므로 그 출력은 논리"하이"신호가 되며, 마찬가지로 350Hz의 단일주파수로된 톤신호가 입력되면 주파수 디코더(51)의 출력이"로우"상태로되어 NOR게이트(62)의 입력이 모두 논리"로우"신호가 되므로 그 출력은 논리"하이"신호가 됨을 알수 있다. 따라서 상기 4개의 주파수 fa,fb,fc 및 fd로된 단일 또는 복합주파수의 미리 결정된 규격에 따라 얼마든지 그 주파수를 검출할 수 있게 상기 주파수 조합부(300)의 내부 구성을 할 수 있다.

전술한 바와같이 주파수 디코더부(200) 및 주파수 조합부(300)에서 검출된 소정의 주파수 데이타는 NOR게이트(61-64)로부터 OR게이트(67)와 3-상태버퍼(66)에 인가된다. 소정 주파수의 검출시에는 상기 NOR게이트(61-64)중의 어느 한 출력이 논리"하이"신호가 되므로 OR게이트(67)는 이를 논리합하여 논리"하이" 신호로 출력시켜 D-형플립플롭(68)의 클록입력단(CK)에 인가하면 그 출력신호(Q)는 논리"하이"신호가되어 OR게이트(69)에 의하여 데이타 인지신호(DV)가 최종 출력된다. 이때 카덴스 데이타 인지신호 출력시와 마찬가지로, 소정의 외부장치는 상기 데이타인지신호(DV)를 받아 제어신호(EN)를 3-상태버퍼에 인가시킴으로써 그의 데이타출력을 인에이블 시키게 되므로 상기 NOR게이트(61-64)로 부터 출력된 주파수검출 데이타는 3=상태버퍼(66)를 통해 외부로 출력된다. 여기서 3-상태버퍼(66)의 05-08출력은 톤의 주파수를 검출한 주파수 데이타에 해당되고, Q1-Q4출력은 톤의 카덴스를 검출한 카덴스 데이타에 해당되어, 최종적으로 8비트의 톤디코드 데이타(Dout)가 만들어 지는 것이다.

한편, 상기 톤디코드 데이타(Dout)가 출력되어 도시되지 않은 외부장치에서 모든 데이타 체크 및 처리가 끝나면, 클리어신호 입력단자(401)를 통해 소정의 클리어신호(제3도중(b)와 같이)가 입력됨으로써 D-형플립플롭(68) 및 카덴스 디코로더(18)를 클리어시켜 다음단계의 톤신호 검출에 대비한다.

전술한 실시예에 있어서는 주파수 검출시 fa=350Hz, fb=440Hz, fc=480Hz, fd=620Hz로 하고, 카덴스 검출시 그 단속비가 1 : 1, 0.3 : 0.2 및 1 : 2인 톤신호 검출을 주로 예를들어 설명하였으나, 적용되는 톤의 주파수 및 카덴스가 다른 경우에는 카덴스 디코더 또는 주파수 디코더의 규격이나 R-C소자들의 특성을 약간 달리하고, 또한 주파수 조합부의 단자조합 결선상태를 변화시킴에 의하여 이분야의 톤상 지식을 가진자라면 본 발명의 정신을 크게 벗어남이 없이 용이하게 실시할수 있음에 유의해야 할 것이다.

상술한 바와같은 본 발명은 교환기 또는 단말기의 호진행상태의 분석을 위한 톤 디코더에 있어서, 카덴스에 의한 톤검출방식과 주파수에 의한 톤검출방식에 하나의 장치로써 겸용으로 사용될 수 있는 톤 디코더를 제공할 수 있게되므로 기능면에서 또는 비용절감의 측면에서 효과적인 잇점이 있다.

Claims (4)

1. 교환기기 또는 단말기기꼭 톤 디코더에 있어서, 입력된 소정톤의 단속비를 검출하여 그 단속비에 대응하는 카덴스 데이타를 출력하는 카덴스 디코더부(100)와, 소정의 단일주파수 또는 복합주파수로된 상기 톤의 주파수를 검출하여 그에 대응하는 하나 또는 다수의 주파수 인식신호를 출력하는 주파수 디코뎌부(200)와, 소정의 주파수 조합상태로 기설정된 논리상태에 따라서 상기 주파수 인식신호의 출력에 대응하는 주파수 데이타를 출력하는 주파수 조합부(300)와, 소정 제어신호의 인가상태에 따라 상기 주파수 데이타 및 카덴스 데이타를 출력하는 출력버퍼부(500)와, 상기 카덴스 디코더부(100) 또는 주파수 디코더부(200)의 톤인식상태에 대웅하여 데이타 인지신호를 출력하는 데이타인지부(400)를 구비하여, 상기 카덴스 디코더부(100)에 의해서는 상기 톤의 단속비에 대응하는 카덴스 데이타를 출력하고 또한 상기 주파수 디코더(200) 및 주파수 조합부(300)에 의해서는 상기 톤의 주파수에 대응하는 주파수 데비타를 출력하게한 다음, 상기 카덴스데이타 및 주파수 데이타가 출력버퍼부(500)를 통해 소정제어신호 인가상태에 따라 출력되게한 것을 특징으로 하는 톤 디코더.
2. 제1항에 있어서, 상기 주파수 조합부(300)는 주파수 디코더부(200)의 출력단에 대응하여 접속된 다수의 입력선택단자와 그에 대응하는 다수쌍의 출력선택 단자를 갖는 단자조합부(65)와 상기 출력선택단자 측에 그 입력단이 대응하여 접속된 다수의 논리소자로 구성함을 특징으로 하는 톤 디코더.
3. 제2항에 있어서, 상기 다수의 논리소자는 NOR게이트로 됨을 특징으로 하는 톤 디코더.
4. 제1항에 있어서, 상기 데이타인지부(400)는 주파수 조합부(300)의 출력신호를 입력하는 OR게이트(67)와 상기 OR게이트(67)의 출력신호를 클록입력단으로 입력하는 D-형플립플롭(68)과 상기 D-형플립플롭(68)의 출력신호를 일입력단으로 하고 상기 카덴스 디코더부(100)의 출력신호를 타 입력단으로 하는 OR게이트(69)로 접속하여 구성함을 특징으로 하는 톤 디코더.

Images