KR900002055Y1 - 비동기식 데이타의 분리회로 - Google Patents

비동기식 데이타의 분리회로

Info

Publication number
KR900002055Y1
KR900002055Y1 KR2019870012554U KR870012554U KR900002055Y1 KR 900002055 Y1 KR900002055 Y1 KR 900002055Y1 KR 2019870012554 U KR2019870012554 U KR 2019870012554U KR 870012554 U KR870012554 U KR 870012554U KR 900002055 Y1 KR900002055 Y1 KR 900002055Y1
Authority
KR
South Korea
Prior art keywords
signal
circuit
data
output
terminal
Prior art date
Application number
KR2019870012554U
Other languages
English (en)
Other versions
KR890003289U (ko
Inventor
최춘근
Original Assignee
삼성전자주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 안시환 filed Critical 삼성전자주식회사
Priority to KR2019870012554U priority Critical patent/KR900002055Y1/ko
Publication of KR890003289U publication Critical patent/KR890003289U/ko
Application granted granted Critical
Publication of KR900002055Y1 publication Critical patent/KR900002055Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

내용 없음.

Description

비동기식 데이타의 분리회로
제 1 도는 본 고안의 회로도.
* 도면의 주요부분에 대한 부호의 설명
5 : 신호레벨 변환회로 7 : 신호검출회로
10 : 주파수 발진회로 15 : 카운터(IC)
20 : 레지스어회로(IC) 30 : 8비트 어드레스레치회로(IC)
40 : 신호비교분석 분리회로 가 : 주파수신호발생기
나 : 스위치부 다 : 주파수선택회로
R1~R4 : 저항 SW1Z~SW4 : 스위치
NAND1~NAND6 : 낸드게이트 C1,C2 : 콘덴서
X-TAL : 수정발진자 FF : R.S 플립플롭
본 고안은 컴퓨터(CPU)와 모뎀(MODM)간의 데이타를 송수신하는 비동기식 데이타의 분리회로에 관한 것으로 특히 신호검출회로는 직렬비동기 데이타를 검출하고 신호비교분석 분리회로는 신호를 분리하여 동기화된 데이타로 만들어 데이타의 비교분석이 가능하도록하여 한대의 컴퓨터로 다수의 모뎀을 테스트 할수 있게한 비동기식 데이타의 분리회로에 관한 것이다.
종래에는 송신데이타(TXD)와 수신데이타(RXD)의 신호선으로 데이타를 주고받는데 1개의 명령어에 반듯이 이에 해당되는 결과 코드(Result Code)로 응답한다.
그러므로 컴퓨터 한대에 모뎀 한대만이 연결되어 신호를 주고받는 데이타통신이 이루어졌으며 또한 다수의 모뎀을 테스터하고저 할 경우에는 여러대의 컴퓨터가 요구되어 고가장비인 컴퓨터 구입에 부담이 커지는 결점이 있었다.
상기와 같은 결점을 해결하기 위하여 이루어진 본 고안은 신호검출 회로에서 직렬비동기식 데이타를 검출하여 신호 비교분석 분리회로에서 검출된 신호를 분리, 비교케 함으로써 한대의 컴퓨터를 가지고 다수의 모뎀을 데트스 할수 있게 한 것이다.
이를 첨부된 도면에 의하여 본 고안을 상세히 설명하면 다음과 같다.
모뎀(modem)으로부터 신호를 받는 수신데이타(RXD) 단자는 신호레벨 변환로회로(5)를 통하여 레지스터회로(20)의 데이타 입력단자(D)에 연결됨과 아울러 신호 검출회로(7)내의 RS 플립플롭(FF)의 리세트단자(R)에 연결되며 상기 RS 플립플롭(FF)의 출력단자(Q)은 카운터(15)의 리세트단자(R)에 연결되고 상기 RS 플립플롭(FF)의 출력단자(Q)는 낸드게이트(NAND6)의 일측 입력단자에 접속되고, 상기 낸드게이트(NAND6)의 입력단자는 각각 낸드게이트(NAND1~NAND4)의 출력단자에 접속되면, 그의 낸드게이트(NAND1~NAND4)의 타측 입력단자를 스위치부(나)내의 저항(R1~R4)과 스위치(SW1~SW4)와의 접속점에 접속시킴과 동시에 상기 낸드게이트(NAND1~NAND4)의 일측 입력단자를 주파수 신호발생기(가)내의 주파수 발진회로(10)의 출력단자(Q1~Q4)에 연결하며, 상기 주파수 발진회로(10)의 발진 주파수 입력단자(X1),(X2)를 콘덴서(C1),(C2)가 접속된 수정발진자(X-TAL)에 연결시킴과 아울러 상기 낸드게이트(NAND6)의 출력 단자를 레지스터 회로(20)의 클럭단자(CK)와 카운터(15)의 클럭단자(CK)에 연결하며, 상기 카운터(15)의 출력단자(Q8)는 신호검출회로(7)내의 RS 플립플롭(FF)의 세트단자(S)에 연결함과 동시에 8배트 어드레스 래치회로(30)의 인에이블단자(EN)에 연결하고 상기 레지스터회로(20)의 출력단자(Q1~Q8)가 8비트 어드레스 래치회로(30)의 입력데이터 어드레스 단자(D1~D8)에 연결된 상기 어드레스 래치회로(30)의 출력단자(Q1~Q8)를 신호 비교분석 분리회로(40)의 어드레스 단자(A1~A8)에 연결하여서 구성한 것이다.
상기와 같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.
먼저 모뎀으로부터 데이타 수신단자(RXD)에 데이타 신호가 수신되면 수신된 데이타는 신호레벨 변환회로(5)에 입력되어 그의 신호레벨변환회로(5)에서는 논리 레벨신호(±5 volt)로 변환하여 신호검출회로(7)내의 RS 플립플롭(FF)의 리세트단자(R)에 인가되며 인가된 신호는 RS 플립플롭(FF)의 출력단(Q)을 통해 출력되는 하이신호는 낸드게이트(NAND6)의 일측 입력단자에 입력된다.
이때 주파수 신호발생기(가)내의 주파수 발진회로(10)의 입력단자(X1), (X2)로 입력된 발진주파수(1200HZ)(2400HZ)(4800HZ)(9600HZ)는 주파수 발진회로(10)의 출력단자(Q1~Q8)를 통해 낸드게이트(NAND1), (NAND2), (NAND3), (NAND4)의 일측입력단자에 각각 입력되고, 따라서 낸드게이트(NAND1~NAND4)의 타측입력단자에는 스위치부(나)내의 스위치(SW1), (SW2), (SW3), (SW4) 선택에 따라 각각의 대응되는 발진주파수 신호가 입력된다.
그리하여 낸드게이트(NAND5)에서는 하이신호가 출력되어지며 이 하이신호는 낸드게이트(NAND6)의 타측 입력단자에 인가된다.
그러면 상기 낸드게이트(NAND6)에서는 로우신호가 출력되고, 출력된 로우신호는 레지스터(20)의 클럭단자(CK)와 카운터(15)의 클럭단자(CK)에 인가되면 상기 카운터(15)의 출력단자(Q8)로부터 반전된 하이신호가 신호 검출회로(7)내의 RS 플립플롭(FF)의 세트단자(S)에 인가되어 그의 RS 플립플롭(FF)의 출력단자(Q)로 하이신호가 출력되어 카운터(15)의 리세트단자(R)에 인가됨과 동시에 RS 플립플롭(FF)의 출력단자(Q)로 로우신호가 출력되어 낸드게이트(NAND6)의 일측입력단자에 인가되고 따라서 낸드게이트(NAND6)의 타측입력단자는 낸드게이트(NAND5)로부터 출력된 하이신호가 인가되어 낸드게이트(NAND6)에서는 하이신호를 출력시킨다.
이렇게 출력된 하이신호는 레지스터회로(20)의 클럭단자(CK)에 인가되면 그의 레지스터 회로(20)의 입력데이타 단자(D)에 입력된 데이타들이 카운터(15)의 출력신호(Q8)가 로우신호에서 하이신호로 변화하는 순간에 레지스터(20)에 입력된 데이타는 그의 출력단자(Q1~Q8)를 통해 8비트 어드레스 래치회로(30)로 입력(D1~D8) 되어진다.
이때 RS 플립플롭(FF)의 출력단자(Q)로 로우 신호가 출력되고 따라서 낸드게이트(NAND6)에서는 하이신호를 출력하여 이 하이신호는 카운터(15)의 클럭단자(CK)에 인가하여 상기 카운터(15)의 출력단자(Q8)로 반전된 로우신호가 출력되어지고, 출력 로우신호는 어드레스 래치회로(30)의 인에이블 단자(EN)에 인가되어 상기 어드레스 래치회로(30)는 동작되지 않아 처음상태로 되돌아가서 다시 수신데이타 단자(RXD)로부터 데이타를 기다린다.
한편 8비트 어드레스 래치회로(30)를 통해 분리된 8비트 데이타는 신호비교분석 분리회로(40)의 입력단(A1~A8)에 입력되어 외부의 다른 데이타와 비교 또는 판별하여 출력단(out)을 통해 출력되는 것이다.
이와같이 본 고안은 신호검출 회로에서 직병렬 비동기식 데이타를 검출하여 신호비교 분석 분리회로에서 검출신호를 분리, 비교가능케 함으로써 한대의 컴퓨터를 가지고 다수의 모뎀을 연결하여 동작상태를 점검할 수 있고 이때 출력 모듈의 출력단 발광다이오드를 연결하여 상기 모뎀들의 동작상태를 온/오프로 표시할 수 있도록 함으로써 모뎀의 불량여부를 쉽게 판별할 수 있는 장점이 있는 것이다.

Claims (1)

  1. 데이타 수신단자로부터 수신된 신호를 논리 레벨 신호로 변환시키는 신호레벨 변환회로(5)와, 논리레벨 신호를 입력받아 반전된 하이, 로우 신호를 출력시키는 신호검출회로(7)와, 발진 주파수를 출력시키는 콘덴서(C1),(C2), 수정발진자(X-TAL) 및 주파수 발진회로(10)로 구성된 주파수 신호발생기(가)와, 스위치부(나)의 스위치 선택에 따라 발진주파수를 출력시키는 주파수 선택회로(다)와, 상기 신호검출회로(7)에서 출력된 신호에 의해 동작하는 레지스터 회로(20) 및 카운터(15)와, 상기 레지스터회로(20)에 입력된 데이타를 입력받아 출력시키는 8비트 어드레스 래치회로(30)와, 출력된 8비트 데이터와 다른 외부의 데이타와를 비교 또는 판별하여 출력시키는 신호비교분석 분리회로(40)로 구성됨을 특징으로 하는 비동기식 데이타의 분리회로.
KR2019870012554U 1987-07-30 1987-07-30 비동기식 데이타의 분리회로 KR900002055Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870012554U KR900002055Y1 (ko) 1987-07-30 1987-07-30 비동기식 데이타의 분리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870012554U KR900002055Y1 (ko) 1987-07-30 1987-07-30 비동기식 데이타의 분리회로

Publications (2)

Publication Number Publication Date
KR890003289U KR890003289U (ko) 1989-04-13
KR900002055Y1 true KR900002055Y1 (ko) 1990-03-13

Family

ID=19265867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870012554U KR900002055Y1 (ko) 1987-07-30 1987-07-30 비동기식 데이타의 분리회로

Country Status (1)

Country Link
KR (1) KR900002055Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441533B1 (ko) * 2013-01-30 2014-09-18 옵티시스 주식회사 영상 신호의 전송 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441533B1 (ko) * 2013-01-30 2014-09-18 옵티시스 주식회사 영상 신호의 전송 장치

Also Published As

Publication number Publication date
KR890003289U (ko) 1989-04-13

Similar Documents

Publication Publication Date Title
US5878234A (en) Low power serial protocol translator for use in multi-circuit board electronic systems
KR920005167A (ko) 테스트 모드 진입을 위한 복수의 클럭킹을 가진 반도체 메모리
KR980007258A (ko) 범용 마이컴을 이용한 아이 스퀘어 씨(i²c)통신 장치
US20040008725A1 (en) Method and an interface circuit configurable in two communication protocol modes
US6810436B2 (en) Wireless receiving device and method jointly used by computer peripherals
KR900002055Y1 (ko) 비동기식 데이타의 분리회로
US5067076A (en) Circuit arrangement for serial data transfer
US6470404B1 (en) Asynchronous communication device
US8351557B2 (en) Circuit for detecting clock and apparatus for providing clock
US5388225A (en) Time-domain boundary bridge method and apparatus for asynchronous sequential machines
KR19980701425A (ko) 병렬 데이터버스방식에 있어서의 오류검출과 오류정정
CN110989451A (zh) 多点触摸与遥控共用检测控制方法
US5559998A (en) Clock synchronous serial information receiving apparatus receiving reliable information even when noise is present
US4747106A (en) Parity checker circuit
KR200145157Y1 (ko) 전전자 교환기내의 디바이스 반응신호 감별회로
KR0140341B1 (ko) 직병렬 변환 인터페이스회로
KR0167938B1 (ko) 데이터 전송망의 통신상태 감지회로
KR970032239A (ko) 리모콘신호 수신장치 및 코드데이타 검출방법
JPS63164554A (ja) デ−タ速度自動認識システム
KR940008244Y1 (ko) 비식스제트에스(b6zs) 코딩 에러 검출회로
KR100242691B1 (ko) 업/다운 카운터의 카운트제어회로
RU1780171C (ru) Коммутатор
JPH10285245A (ja) データ受信タイミング自動判別システム
CN118091494A (zh) 一种线缆检测的方法及计算设备
JP2661583B2 (ja) クロック信号分配装置及び方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010227

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee