Claims (1)
듀얼포트메모리(DM1-DM4)와, 동기발생부(1), 마이콤 아나로그/디지탈 변환부를 구비한 디지탈 칼라텔레비젼 및 비디오 테이프 레코더의 멀티화면 처리회로에 있어서, 상기 동기발생부(1)로부터 수직동기 신호와 상기 마이콤으로부터 멀티화면 모드 코멘드 데이타 및 제어신호를 받아 디코딩 하여 화면선택 정보(4P,9P,13P,16P)신호를 발생하는 코멘드 디코딩부(10)와, 상기 여러종류의 멀티화면 표시용 화상디지탈 데이타를 각각 화면의 영역으로 나누어 상기 듀얼포트 메모리(DM1-DM4)에 기입 및 독출하도록 기입/독출 어드레스 신호를 발생하는 기입 로우/칼럼 및 독출 로우/칼럼 어드레스 신호 발생회로(21-24)로 구성된 어드레스 신호발생부(20)와, 상기 동기 발생부(1)로 분리된 수직 및 수평동기신호와 상기 코멘드 디코딩부(10)의 화면서택 정보를 받아 라이트에 따른 기준신호를 발생하는 기입 기준신호 발생회로(30)와, 상기 기입 기준신호 발생회로(30)의 수직 샘플링 구간신호와 코멘드 디코딩부(10)의 화면선택정보를 받아 화면 선택정보와 함께 기입될 상기 어드레스신호 발생부(20)의 기입 로우/칼럼 어드레스신호 발생회로(21,22)를 지정하여 어드레스신호 발생을 제어하는 기입화면 제어부(140)와, 상기 동기 발생부(1)의 비디오 신호에서 분리된 수평동기신호 및 기본 클럭단(4fsc)의 4X3.58MHZ의 신호와 상기 코멘드 디코딩부(10)의 화면선택 정보를 받아 상기 1,4,9,13,16화면 선택에 의한 상기 4X3.58MMZ을 각각 분주하여 상기 아나로그/디지탈 변환부 클럭신호를 발생하는 상기 아나로그/디지탈 변환 클럭발생부(188)와, 상기 어드레스신호 발생부(20)에서 발생된 기입 및 독출에 따른 어드레스신호를 제어에 따라 멀티플렉싱하여 상기 상기 듀얼포트 메모리(DM1-DM4)의 어드레스 신호로 공급하는 제1멀티플렉셔(60)와, 상기 듀열포트메모리(DM1-DM4)로 상기 비디오신호의 디지탈신호로 변환된 신호(A/D)및 직렬 휘도 및 칼라 데이타를 제어에 의해 제1,2휘도(YA,YB) 및 칼라(C)단으로 병렬로 변환하여 출력하는 직/병렬 변환부(50)와, 상기 아나로그/디지탈 변환 클럭발생부(40)의 화면 선택에 따른 비디오신호의 디지탈 데이타 변환용 샘플링 클럭신호와 상기 기입기준신호 발생회로(30)의 듀얼포트 메모리 기입 인에이블 및 기입시작 신호를 받아 상기 직/병렬 변환부(50)의 제1,2휘도 및 칼라신호 선택 제어신호와 제1멀티플렉셔(60)의 어드레스 스위칭 및 데이타 전송신호를 발생하고 듀얼포트 메모리의 R/CAS,WE, 시리얼포트의 레지스터에의 전송제어를 실행하는 DT신호를 발생하는 라이트 타이밍 발생부(70)와, 상기 동기발생부(1)의 수평동기신호와 기준 클럭단(4fsc)의 신호를 받아 상기 버스트게이트 펄스와 디지탈/아나로그 변환부의 직렬신호를 발생하고 상기 듀얼포트 메모리(DM1-DM4)의 직렬 클럭신호를 발생하며 데이타 리드에 따른 제어 타이밍신호를 발생하는 리드타이밍 발생회로(80)와, 상기 어드레스신호 발생부(20)의 리드 로우/칼럼 어드레스 발생회로(23,24)의 발생에 따라 지정된 번지의 다중화면 데이타를 리드 타이밍 발생회로(80)의 직렬 클럭단(sc)의 신호에 의해 출력되어 클럭신호에 따라 제1,2휘도(YA,YB) 및 칼라(C)별로 래치하는 래치부(90)와, 상기 리드타이밍 발생회로(80)의 제어클럭에 따라 상기 래치부(90)의 데이타를 먹싱하여 상기 디지탈/아나로그 변환부로 출력하는 데이타 멀티플렉셔(100)로 구성됨을 특징으로 하는 멀티화면 발생회로.In a multi-screen processing circuit of a digital color television and video tape recorder having a dual port memory (DM1-DM4), a synchronization generator 1, and a microcomputer analog / digital converter, a vertical direction from the synchronization generator 1 is provided. A command decoding unit 10 which receives the synchronization signal and the multi-screen mode command data and control signals from the microcomputer and decodes them to generate screen selection information (4P, 9P, 13P, and 16P) signals; Write row / column and read row / column address signal generation circuits 21-24 for generating image write data by dividing image digital data into areas of a screen, respectively, and generating a write / read address signal to write and read in the dual port memories DM1 to DM4. The address signal generator 20, the vertical and horizontal synchronous signals separated by the synchronization generator 1, and the screen selection information of the command decoder 10 are received. The writing reference signal generating circuit 30 generating the other reference signal, the vertical sampling section signal of the writing reference signal generating circuit 30 and the screen selection information of the command decoding unit 10 are written together with the screen selection information. A write screen controller 140 for specifying address row / column address signal generators 21 and 22 of the address signal generator 20 to control address signal generation, and a video signal of the sync generator 1 The 4X3.58MMZ by selecting the 1,4,9,13,16 screens by receiving the separated horizontal synchronization signal and the 4X3.58MHZ signal of the basic clock stage 4fsc and the screen selection information of the command decoding unit 10. The analog / digital conversion clock generation unit 188 generating the analog / digital conversion unit clock signal by dividing each of the control signals and the address signal according to the writing and reading generated by the address signal generation unit 20 are controlled. Depending on the multiplex A first multiplexer 60 to supply the address signals of the dual port memories DM1 to DM4 and the digital signal of the video signal to the dual port memories DM1 to DM4 (A / D). And serial / parallel conversion unit 50 for converting and outputting serial luminance and color data in parallel to the first and second luminance (YA, YB) and color (C) stages under control, and the analog / digital conversion. The serial / parallel conversion unit receives the sampling clock signal for digital data conversion of the video signal according to the screen selection of the clock generator 40 and the dual port memory write enable and write start signal of the write reference signal generation circuit 30. Generates the first and second luminance and color signal selection control signals of 50 and the address switching and data transfer signals of the first multiplexer 60 and transfers them to the R / CAS, WE and serial port registers of the dual port memory. A light generator that generates a DT signal for controlling Receiving the horizontal synchronizing signal of the synchronization generating unit 1 and the signal of the reference clock terminal 4fsc, and generating a serial signal of the burst gate pulse and the digital / analog converter; A read timing generation circuit 80 for generating a serial clock signal of (DM1-DM4) and generating a control timing signal according to data read; and a read row / column address generation circuit (23) of the address signal generator (20). 24, the multi-screen data of the designated address is output by the signal of the serial clock stage sc of the read timing generation circuit 80, and according to the clock signal, the first and second luminances (YA, YB) and color ( The data multiplexer 100 which muxes the data of the latch unit 90 and outputs the data to the digital / analog converter according to the latch unit 90 latched for each C) and the control clock of the read timing generation circuit 80. Multi screen, characterized in that consisting of Generating circuit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임※ Note: The disclosure is based on the initial application.