KR900000440B1 - 건식 에칭방법 - Google Patents

건식 에칭방법 Download PDF

Info

Publication number
KR900000440B1
KR900000440B1 KR1019850000851A KR850000851A KR900000440B1 KR 900000440 B1 KR900000440 B1 KR 900000440B1 KR 1019850000851 A KR1019850000851 A KR 1019850000851A KR 850000851 A KR850000851 A KR 850000851A KR 900000440 B1 KR900000440 B1 KR 900000440B1
Authority
KR
South Korea
Prior art keywords
etching
flow rate
gas
aluminum
bcl
Prior art date
Application number
KR1019850000851A
Other languages
English (en)
Other versions
KR850006254A (ko
Inventor
마고또 나와다
료오지 후꾸야마
노리오 나까사또
마사하루 니시우미
Original Assignee
가부시기 가이샤 히다찌 세이사꾸쇼
미다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기 가이샤 히다찌 세이사꾸쇼, 미다 가쓰시게 filed Critical 가부시기 가이샤 히다찌 세이사꾸쇼
Publication of KR850006254A publication Critical patent/KR850006254A/ko
Application granted granted Critical
Publication of KR900000440B1 publication Critical patent/KR900000440B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

내용 없음.

Description

건식 에칭방법
제1도는 본 발명에 따른 알미늄에 있어서의 에칭의 이방성을 나타낸 도면이다.
제2도는 제1도에서와 동일한 알미늄에 있어서의 에칭의 고속성을 나타낸 도면이다.
본 발명은 건식 에칭방법에 관한 것으로서, 특히 알미늄 및 알미늄 합금을 고속, 이방성 에칭을 하는 건식 에칭방법에 관한 것이다.
반도체 집적회로 소자의 전극, 배선재료에 사용되고 있는 알미늄 및 알미늄 합금을 건식 에칭법으로 에칭처리할 경우, 에칭가스로서, 예를 들면 3염화붕소(BCl3), 염소(Cl2), 3염화메틸(CHCl3) 및 헬륨(He)과의 혼합가스[참조 : R. H. Bruce et, al,J. Eleetro-Chem. Soc., Vol. 130, No. 6, P 1369-1372(1983-6)]와 BCl3,Cl2, SiCl4및 He과의 혼합가스[참조: R. F. Reicheldeter, Solid State Technology, Vol 15, No, 6, P 64-75(1982-6)]가 사용되고 있다.
BCl3Cl2, CHCl3와 He과의 혼합가스 및 BCl3, Cl2, SiCl4와 He과의 혼합가스를 에칭가스로서 사용하여 알미늄 및 알미늄 합금을 건식 에칭할 경우, 에칭 속도가 빠르게 되어 고속의 에칭을 달성할 수 있음과 동시에 언더커트(undercut)가 없는 이방성의 에칭을 달성할 수 있다. 그러나, 이 경우, 고속 및 이방성의 에칭을 달성하기 위해서는 고주파 전력밀도(고주파 전력을 전극 면적에서 제한 값, w/㎠)(RF 전력밀도)를, 예를들면 BCl3, Cl2, CHCl3와 He과의 혼합가스를 에칭가스로서 사용할 경우, 1.8w/㎠, BCl3Cl2,SiCl4와 He과의 혼합가스를 에칭가스로서 사용할 경우 2.2 내지 3w/㎠으로 높이 할 필요가 있다. 따라서 BCl3, Cl2, CHCl3와 He과의 혼합가스 및 BCl3, Cl2, CHCl3와 He과의 혼합가스를 에칭가스로서 사용하여 알미늄 및 알미늄 합금을 고속 이방성의 에칭 처리를 할 경우는 고주파 전원의 전원 용량을 크게할 필요가 있음과 동시에 시료인 반도체 소자 기판의 피에칭물간에 도포되어 있는 감광성 내식막이 손상을 받기 쉬운 문제가 있다.
본 발명의 목적은 알미늄 및 알미늄 합금의 고속 및 이방성 에칭을 낮은 고주파 전력밀도로 달성할 수 있는 건식 에칭방법을 제공하는데 있다.
본 발명은 BCl3, Cl2, 탄화수소와의 혼합가스를 에칭가스로서 사용하고 이 에칭가스를 플라즈마화하여 이 플라즈마중의 이온 및 라디칼에 의해 알미늄 및 알미늄 합금을 에칭하는 것을 특징으로 하는 것이며, 알미늄 및 알미늄 합금의 고속 및 이방성의 에칭을 낮은 고주파 전력밀도로 달성하려고 하는 것이다.
제1도는 본 발명을 실시하여 얻은 알미늄에 있어서의 에칭의 이방성을 나타낸 것으로서, BCl3와 Cl2와의 혼합가스에로의 탄화수소인 메탄의 첨가비율과 칫수시프트(line-width line, 에칭전의 감광성 내식막의 폭-에칭후의 알미늄 패턴의 폭)와의 관계를 나타낸 도면이며, 제2도는 제1도에서와 동일한 알미늄에 있어서의 에칭의 고속성을 나타낸 것으로, 상기 메탄의 첨가비율과 에칭속도와의 관계를 나타낸 도면이다.
고주파 전력밀도 0.7 내지 1.5w/㎠, BCl3의 유량과 Cl2의 유량과의 총유량에 대한 Cl2의 유량의 비율(이하 Cl2비율이라 함) 40 내지 80vol%의 조건 범위에서 BCl3와 Cl2와의 혼합가스는 첨가하는 탄화수소의 가스유량을 변화시켜 알미늄 및 Al-Si 합금, Al-Si-Cu 합금등의 알미늄 합금의 에칭을 실시하였다. 이 경우, 감압 배기된 처리실에 대향하여 내면에 설치된 한쌍의 전극중 하나의 전극에 피에칭면을 감광성 내식막으로 피터닝한 시료인 반도체 소자기판을 1매 설치하고, 이 기판에 설치된 전극에 13.56MHz의 고주판 전력을 인가하였다. 이 결과는 제1도 및 제2도에 나타낸 바와같다. 제1도 및 제2도에 있어서, 반도체 소자기판은 알미늄으로 형성된 것이며, 고주파 전력밀도는 1.0w/㎠, Cl2비율은 50 vol%(BCl3의 유량과 Cl2유량과의 총 유량은 80SCCM)로 각기 일정하다. 또 탄화수소로서는 메탄(CH4)을 사용하였다.
제1도에 있어서, CH4가 첨가된 경우, 즉, BCl3와 Cl2와의 혼합가스만의 경우는 언더커트의 발생이 없는 배선의 칫수가 늘어지며, 즉 칫수 시프트는 0.5μm로 이방성이 크게 결여된다. 이에 대해 BCl3와 Cl2와의 혼합가스에 첨가된 CH4의 가스유량, 즉 BCl3와 Cl2와의 혼합가스량에 대한 CH4의 첨가가스 유량의 비율(이하, CH4첨가비율이라함)을 증가시킴에 따라 언더커트의 발생은 없어지며 칫수 시프트는 적어지고 CH4의 첨가가스 유량은 약 10SCCM, 즉 CH4첨가비율을 약 13vol%에서 칫수 시프트는 0.1㎛로 가장 작은 이방성이 충분하게 달성되었다. CH4의 첨가가스 유량, 즉 CH9을 더욱 증가시키면 이방성의 에칭이 되기는 하나 감광성 내식막의 후퇴에 의해 칫수 시프트는 반대로 커지게 되며, 예를 들면 CH4의 첨가가스 유량 40SCCM, 즉, CH4첨가비율 50vol%에서 약 0.3μm이 되었다.
제2도에 있어서, 에칭속도는 CH4가 첨가된 경우, 즉 BCl3와 Cl2와의 혼합가스만의 경우, 약 1800nm/분으로 커지며, 이에 대해 CH4의 첨가 가스유량, 즉 CH4첨가비율을 증가시킴에 따라 에칭속도는 느려지며, 예를들면 CH4의 첨가가스 유량 10SCCM, 즉 CH4첨가비율 약 13vol%에서 약 1200nm/분, 20SCCM, 즉, 25vol%에서 약 200nm/분, 40SCCM, 즉 50vol%에서 약 20nm/분이었다.
제1도 및 제2도에서 나타낸 바와같이, 1.0w/㎠의 낮은 고주파 전력밀도에서 예를들면, CH4의 첨가가스유량을 약 10SCCM, 즉 CH4첨가비율을 13vol%로 할 경우, 칫수 시프트는 0.1μm로 억제됨과 동시에 에칭속도를 약 1200nm/분으로 커지게 되어 고속성을 유지하면서 이방성의 에칭을 달성할 수가 있었다.
고주파 전력밀도 0.7 내지 1.5w/㎠, Cl2비율 40 내지 80vol%의 조건범위에서, 알미늄 및 알미늄 합금의 고속 및 이방성의 에칭을 달성하기 위해서는 CH4첨가비율을 에칭시의 처리실내 압력 및 전극간격에 따라 적절하게 설정할 필요가 있다. 예를들면, 에칭시의 처리실내 압력을 20 내지 60P2,전극 간격을 20 내지 500mm으로 할 경우 , CH4첨가비율은 5 내지 30vol%의 범위이다.
본 실시예와 같은 건식 에칭방법에서는 0.7 내지1.5w/㎠의 낮은 고주파 전력밀도를 가지며, 알미늄 및 알미늄 합금에 있어서의 에칭의 고속성 뿐만아니라 이방성도 달성할 수 있다. 따라서, 고주파 전원의 전원 용량을 작게할 수 있음과 동시에 감광성 내식막의 손상을 억제할 수가 있다.
본 실시예에서는 BCl3와 Cl2와의 혼합가스에 첨가하는 탄화수소로서 CH4를 사용하나, 이외에도 C2H6, C3H8,C2H2, C2H4, C3H4를 사용해도 동일한 효과를 얻을 수 있다.
본 발명은 이상 설명한 바와 같이, BCl3, Cl2, 탄화수소를 혼합한 가스를 에칭가스로 사용하고 이 에칭가스를 플라즈마화하여 이 플라즈마중의 이온 및 라디칼에 의해 알미늄 및 알미늄 합금을 에칭하는 것으로서, 고주파 전력밀도가 낮고 알미늄 및 알미늄 합금의 에칭의 고속성과 이방성을 달성할 수 있는 효과가 있다.

Claims (3)

  1. 3염화붕소, 염소 및 탄화수소를 혼합한 가스를 에칭가스로 사용하고 이 에칭가스를 플라즈마화하여 이 플라즈마중의 이온 및 라디칼에 의해 알미늄 및 알미늄 합금을 에칭하는 것을 특징으로 하는 건식 에칭방법.
  2. 제1항에 있어서, 탄화수소로서 메탄을 사용하는 건식 에칭방법.
  3. 제1항에 있어서, 3염화붕소의 유량과 염소의 유량과의 총유량에 대한 염소의 유량의 비율을 40 내지 80vol%로 하며, 상기 3염화붕소의 유량과 염소의 유량과의 총유량에 대한 탄화수소의 첨가 가스유량의 비율을 5 내지 30vol%로 하는 건식 에칭방법.
KR1019850000851A 1984-02-13 1985-02-11 건식 에칭방법 KR900000440B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59-22805 1984-02-13
JP59022805A JPS60169140A (ja) 1984-02-13 1984-02-13 ドライエツチング方法

Publications (2)

Publication Number Publication Date
KR850006254A KR850006254A (ko) 1985-10-02
KR900000440B1 true KR900000440B1 (ko) 1990-01-30

Family

ID=12092897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850000851A KR900000440B1 (ko) 1984-02-13 1985-02-11 건식 에칭방법

Country Status (3)

Country Link
US (1) US4618398A (ko)
JP (1) JPS60169140A (ko)
KR (1) KR900000440B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750980A (en) * 1986-11-07 1988-06-14 Texas Instruments Incorporated Process for etching tin oxide
US5013399A (en) * 1987-01-22 1991-05-07 Fuji Photo Film Co., Ltd. Method of preparing support for lithographic printing plate
US5024724A (en) * 1987-03-27 1991-06-18 Sanyo Electric Co., Ltd. Dry-etching method
JPS63244848A (ja) * 1987-03-31 1988-10-12 Toshiba Corp ドライエツチング方法
US4777109A (en) * 1987-05-11 1988-10-11 Robert Gumbinner RF plasma treated photosensitive lithographic printing plates
US4838992A (en) * 1987-05-27 1989-06-13 Northern Telecom Limited Method of etching aluminum alloys in semi-conductor wafers
US4855016A (en) * 1987-07-16 1989-08-08 Texas Instruments Incorporated Method for etching aluminum film doped with copper
JPS6432633A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Taper etching method
US5202291A (en) * 1990-09-26 1993-04-13 Intel Corporation High CF4 flow-reactive ion etch for aluminum patterning
JP2663704B2 (ja) * 1990-10-30 1997-10-15 日本電気株式会社 Ａｌ合金の腐食防止法
JPH04221825A (ja) * 1990-12-24 1992-08-12 Nec Corp 選択ドライエッチング方法
EP0503473A3 (en) * 1991-03-12 1992-10-28 Texas Instruments Incorporated Method of dry etching ina1as and ingaas lattice matched to inp
JPH06326059A (ja) * 1993-05-17 1994-11-25 Fujitsu Ltd 銅薄膜のエッチング方法
US5624529A (en) * 1995-05-10 1997-04-29 Sandia Corporation Dry etching method for compound semiconductors
US6156663A (en) * 1995-10-03 2000-12-05 Hitachi, Ltd. Method and apparatus for plasma processing
US5824604A (en) * 1996-01-23 1998-10-20 Mattson Technology, Inc. Hydrocarbon-enhanced dry stripping of photoresist
WO1999026277A1 (en) 1997-11-17 1999-05-27 Mattson Technology, Inc. Systems and methods for plasma enhanced processing of semiconductor wafers
US6010966A (en) * 1998-08-07 2000-01-04 Applied Materials, Inc. Hydrocarbon gases for anisotropic etching of metal-containing layers
KR20010080994A (ko) * 1998-11-12 2001-08-25 조셉 제이. 스위니 알루미늄 및 알루미늄 합금의 잔류물 없는 이방성 에칭방법
JP2003512720A (ja) * 1999-09-27 2003-04-02 アプライド マテリアルズ インコーポレイテッド 基板上の金属含有層をエッチングする方法。
US7270761B2 (en) * 2002-10-18 2007-09-18 Appleid Materials, Inc Fluorine free integrated process for etching aluminum including chamber dry clean
US7964512B2 (en) * 2005-08-22 2011-06-21 Applied Materials, Inc. Method for etching high dielectric constant materials
US7780862B2 (en) * 2006-03-21 2010-08-24 Applied Materials, Inc. Device and method for etching flash memory gate stacks comprising high-k dielectric
US8722547B2 (en) * 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
US8282844B2 (en) * 2007-08-01 2012-10-09 Tokyo Electron Limited Method for etching metal nitride with high selectivity to other materials
US9660182B2 (en) * 2012-04-26 2017-05-23 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
WO2015138635A1 (en) * 2014-03-11 2015-09-17 Terahertz Device Corporation Front-side emitting mid-infrared light emitting diode fabrication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57170534A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Dry etching method for aluminum and aluminum alloy
US4372807A (en) * 1982-03-25 1983-02-08 Rca Corporation Plasma etching of aluminum
JPS59220928A (ja) * 1983-05-31 1984-12-12 Toshiba Corp ドライエツチング方法

Also Published As

Publication number Publication date
JPS60169140A (ja) 1985-09-02
JPH0587972B2 (ko) 1993-12-20
KR850006254A (ko) 1985-10-02
US4618398A (en) 1986-10-21

Similar Documents

Publication Publication Date Title
KR900000440B1 (ko) 건식 에칭방법
JP3215151B2 (ja) ドライエッチング方法
KR940022724A (ko) 드라이에칭방법
US5376234A (en) Dry etching method
JPS63164221A (ja) タングステンのプラズマエッチング方法
JPH061769B2 (ja) アルミナ膜のパターニング方法
JP2001308076A (ja) 半導体装置の製造方法
WO2006028673A1 (en) Etch with uniformity control
KR930014829A (ko) 에칭방법
JPH06342769A (ja) エッチング方法及び装置
JP3094470B2 (ja) ドライエッチング方法
Li et al. Evidence of crystallographic etching in (100) GaAs using SiCl4 reactive ion etching
JP2681058B2 (ja) ドライエッチング方法
JPS6227384B2 (ko)
JPS5591130A (en) Production of semiconductor device
JPH0458176B2 (ko)
Horwitz Reactive sputter etching of silicon with very low mask-material etch rates
JPH0637072A (ja) テーパエッチング方法
Midha et al. Anisotropic pattern transfer of fine resist features to silicon nitride via an intermediate titanium layer
JP2723384B2 (ja) 半導体装置の製造方法
KR100317310B1 (ko) 반도체소자의콘택홀형성방법
JPH0774156A (ja) 半導体装置の製造方法
Horwitz Hollow cathode etching with CF4 gas mixtures
JPS61214432A (ja) 微細パタ−ンの作製方法
JPH01274430A (ja) 薄膜のパターニング方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020105

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee