KR890012229A - 컴퓨터용 인터페이스보드 - Google Patents

컴퓨터용 인터페이스보드 Download PDF

Info

Publication number
KR890012229A
KR890012229A KR1019880018253A KR880018253A KR890012229A KR 890012229 A KR890012229 A KR 890012229A KR 1019880018253 A KR1019880018253 A KR 1019880018253A KR 880018253 A KR880018253 A KR 880018253A KR 890012229 A KR890012229 A KR 890012229A
Authority
KR
South Korea
Prior art keywords
block
computer
memory
interface board
interface
Prior art date
Application number
KR1019880018253A
Other languages
English (en)
Other versions
KR920001594B1 (ko
Inventor
요세프 로메우 아이 카스텔 디.
Original Assignee
히로아끼 에꾸찌
후지쓰 에스파냐 에스 에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히로아끼 에꾸찌, 후지쓰 에스파냐 에스 에이 filed Critical 히로아끼 에꾸찌
Publication of KR890012229A publication Critical patent/KR890012229A/ko
Application granted granted Critical
Publication of KR920001594B1 publication Critical patent/KR920001594B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음.

Description

컴퓨터용 인터페이스보드
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 보드 어셈블리의 기능 블럭 다이어 그램.
제 2 도는 기능 보드 어셈블리의 전송/수신 블럭의 기능 다이어 그램.
제 3 도 내지 8 도는 보드의 전기 다이어 그램의 각각의 도해도.

Claims (7)

  1. 통신채널과, 지능 단말 및 비지능 단말을 대체할 수 있는 중형/대형 컴퓨터에 접속된 퍼스널 컴퓨터의 버스사이의 인터페이스로 사용될 수 있으며 중형/대형 컴퓨터 또는 콘트롤러는 퍼스널 컴퓨터를, 퍼스널 컴퓨터와 함께 워킹스테이션을 구성하는 논리 단말, 상호 동작 단말, 비상호 동작 단말인 세개의 단말의 세트로 간주하는 컴퓨터용 인터페이스보드에 있어서, 기능 블럭 다이어그램에 따라, 상기 보드는 입력기억 영역(l), 중앙기억 영역(2), 중앙 메모리(3) 및 통신 메모리(4)를 구비하는 4개의 기능 블럭으로 구성되며, 전송 및 수신하기 위해, 입력기억 영역(1)에 직접 수록할 수 있거나, 또는 프로세서(6)를 거쳐 기능블럭의 잔존부와 통신할 수 있는 블럭(5)이 역시 존재하며, 상기 모든 소자는, 보드가 통신 채널과 접속채널 또는 퍼스널 컴퓨터의 버스 사이의 인터페이스 기능을 수행할 수 있게 하며, 통신 프로토콜을 처리하여, 퍼스널 컴퓨터가 더욱 양호한 응답시간을 가지게 하며, 동시에 워크스테이션의 세개의 단말 장치 사이를 분리시키는 것을 특징으로 하는 컴퓨터용 인터페이스보드.
  2. 제 1 항에 있어서, 프로토콜의 논리를 처리하며, 컴퓨터와의 다이어로그를 유지시킬 수 있는 고정 프로그램을 동작시키며, 동작 주파수가 적절하게 약 3.75MHz인 마이크로 프로세서(6)와 라인상에서 전송 및 수신하며, 장치에 의한 정보를 예비분석하도록 설계되어 있으며, SSI 및 MSI 회로와 디코더로 사용되는 4킬로바이트의 EPROM 리드온리 메모리로 구성된 회로의 블럭과, 8킬로바이트의 정적 랜덤 억세스메모리 RAM과, 중앙 메모리(3)의 기능블럭을 형성하는 8킬로바이트의 EPROM 리드온리 메모리와. 인터페이스와 퍼스널 컴퓨터의 접속채널 사이에 통신 메카니즘을 구성하는 동시에 억세스를 가지는 두 포트로서 상기 기능 통신 메모리 블럭(4)을 구성하는 1킬로바이트의 랜덤 억세스 메모리 RAM이 제공되는 것을 특징으로 하는 컴퓨터용 인터페이스보드.
  3. 제 1 항 또는 2 항에 있어서, 기능 블럭(1)으로 도시된 입력기억영역은 정보의 제 1 리셉터이며, 인더페이스보드에 의해 처리될 수 있는 블럭의 최대 길이를 고정시키며, 상기 영역(1)은 워크 스테이션을 형성하는 3개 논리 장치에 공동인 것을 특징으로 하는 컴퓨터용 인터페이스보드.
  4. 제 1 항 또는 2 항에 있어서, 기능 블럭(2)으로 도시된 중앙기억영역은 중간기억부이며, 여기서 입력기억 영역(1)의 카피가 설정되며, 상기 블럭을 신속하게 무관하도록 하기 위해 세개의 모든 논리 장치에 의해 분리되는 것을 특징으로 하는 컴퓨터용 인터페이스보드.
  5. 제 1 항 또는 2 항에 있어서, 통신 메모리(4)는 인터페이스와 퍼스널 컴퓨터로부터의 동시 억세스를 가진 두 포트를 소유하며, 한 포트로부터 다른 포트로 신호를 향하게 하는 메카니즘이 제공되어, 인터페이스로부터 퍼스널 컴퓨터에 대해 인터럽트를 발생될 수 있게 하며 인터페이스에 대해 유의할 필요성을 나타낼 수 있는 것을 특징으로 하는 컴퓨터용 인더페이스보드.
  6. 제 1 항 또는 2 항에 있어서, 전송-수신 블럭(5)은 전송 및 수신용의 두 지로로 기능 다이어그램에 따라 차례로 구성되며, 상기 지로 각각에는 제 1 번째로 라인과 회로 잔존부 사이의 신호를 위한 콘디쇼닝 블럭(7)이 존재하며 전송 지로는 워드연속용 블럭(9)과, 패리티 발생용 블럭(8)을 가지는 것을 특징으로 하는 컴퓨터용 인터페이스보드.
  7. 제 6 항에 있어서, 대응 콘디쇼닝 블럭(7)에 부가되어, 수신지로는 직렬/병렬 콘버터 블럭(l0), 어드레스 및 패리티 체킹용 블럭(11), 에러 체킹 블럭(12), 프리-디코딩 블럭(13)을 가지며, 디코더로 사용되는 4킬로바이트의 EPROM은 상기 블럭의 일부를 형성하며, 만약 정보가 제어 정보이면, 인터럽트 블럭(14)을 통과하여 프로세서로 향하여, 상기 정보가 데이타이면 수록블럭으로 직접 통과하여 입력기억 영역(1)내로 향하는 것을 특징으로 하는 컴퓨터용 인터페이스보드.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880018253A 1988-01-26 1988-12-31 컴퓨터용 인터페이스보드 KR920001594B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ES8800198 1988-01-26
ES8800198A ES2006065A6 (es) 1988-01-26 1988-01-26 Placa interfase de conexion para ordenadores.

Publications (2)

Publication Number Publication Date
KR890012229A true KR890012229A (ko) 1989-08-25
KR920001594B1 KR920001594B1 (ko) 1992-02-20

Family

ID=8254588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880018253A KR920001594B1 (ko) 1988-01-26 1988-12-31 컴퓨터용 인터페이스보드

Country Status (7)

Country Link
KR (1) KR920001594B1 (ko)
CN (1) CN1017006B (ko)
ES (1) ES2006065A6 (ko)
GB (1) GB2214335B (ko)
HK (1) HK25992A (ko)
MY (1) MY103944A (ko)
SG (1) SG16792G (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104297665A (zh) * 2014-04-15 2015-01-21 苏佳宁 一种用于芯片量产测试的ate接口电路板管理组件

Also Published As

Publication number Publication date
ES2006065A6 (es) 1989-04-01
CN1017006B (zh) 1992-06-10
HK25992A (en) 1992-04-16
CN1035570A (zh) 1989-09-13
SG16792G (en) 1992-04-16
GB8829304D0 (en) 1989-01-25
MY103944A (en) 1993-10-30
KR920001594B1 (ko) 1992-02-20
GB2214335B (en) 1991-10-23
GB2214335A (en) 1989-08-31

Similar Documents

Publication Publication Date Title
US4744025A (en) Arrangement for expanding memory capacity
KR890007157A (ko) 데이타 프로세서
WO1985000260A1 (en) Multiplexer
KR970059947A (ko) 외부 장치를 억세스하기 위한 데이터 처리 시스템 및 그 방법
KR970062925A (ko) 외부 장치와 인터페이스하는 저 전력 데이터 처리 시스템 및 그것을 위한 방법
EP0200198A2 (en) An arrangement for expanding memory capacity
EP0104545A3 (en) Input and output port control unit
KR890012229A (ko) 컴퓨터용 인터페이스보드
Connell et al. No. 1 ESS bus system
US5784574A (en) Control unit for data transmission
EP0694841B1 (en) Interrupt processing apparatus
KR100242690B1 (ko) 어드레스 라인을 이용한 하위 장치 제어 장치
KR100229205B1 (ko) 데이타 버스를 이용하여 i/o 어드레스를 확장한 입출력 장치 및 방법
KR860003535Y1 (ko) 듀얼 포트(Dual Port)를 가지는 제어 논리회로
TH18968A (th) แผงต่อเชื่อมเครื่องคอมพิวเตอร์ (Interface Boardfor Computers)
JPH05173876A (ja) 増設メモリボード
JP3128917B2 (ja) 集積回路装置
JPH07225640A (ja) プリント板共用化回路
KR100210813B1 (ko) 전전자 교환기의 패킷 핸들러 리셋 장치
JPS61122744A (ja) コンピユ−タ装置
KR970007157Y1 (ko) 시스템버스와 다수 병렬포트 사이의 인터페이스 장치
KR940017433A (ko) 기지국 장치내의 입출력 버스를 액세스하는 라인드라이버 제어회로
JPS5933946A (ja) 占有通信方法
KR920013088A (ko) 디버깅 터미널 기능을 갖는 컴퓨터 시스템 및 그 수행방법
KR880006636A (ko) 터미날에서 원칩 마이콤을 이용한 데이타 전송회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980217

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee