KR890010708A - 오퍼랜드 어드레스 수정방법 및 그 시스템 - Google Patents

오퍼랜드 어드레스 수정방법 및 그 시스템 Download PDF

Info

Publication number
KR890010708A
KR890010708A KR1019880015743A KR880015743A KR890010708A KR 890010708 A KR890010708 A KR 890010708A KR 1019880015743 A KR1019880015743 A KR 1019880015743A KR 880015743 A KR880015743 A KR 880015743A KR 890010708 A KR890010708 A KR 890010708A
Authority
KR
South Korea
Prior art keywords
data
address
microprocessor
designating
areas
Prior art date
Application number
KR1019880015743A
Other languages
English (en)
Other versions
KR0120930B1 (ko
Inventor
겐지 이이무라
사까에 미끼
슌지 시마다
미찌오 하라
겐지로우 야스나리
히로시 다가하시
겐이찌 기무라
아끼라 이꾸다
겐지 기와기따
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62303958A external-priority patent/JPH01144839A/ja
Priority claimed from JP62321203A external-priority patent/JPH01163834A/ja
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR890010708A publication Critical patent/KR890010708A/ko
Application granted granted Critical
Publication of KR0120930B1 publication Critical patent/KR0120930B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/342—Extension of operand address space
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음

Description

오퍼랜드 어드레스 수정방법 및 그 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 통신제어 장치의 1실시예인 통신 제어 LSI를 포함하는 시스템 블럭도.
제2도는 본 발명의 1실시예인 통신프로토콜 제어용 LSI의 중요부를 도시한 블럭도.
제3도는 데이타 테이블의 설명도.

Claims (13)

  1. 마이크로 프로세서 공급된 데이타에 대하여 연산을 실행하기 위한 산술연산수단, 제1 및 제2의 데이타 영역을 갖는 제1의 데이타 테이블과 제3및 제4의 데이타 영역을 갖는 제2의 데이타 테이블로 이루어진 데이타 메모리(28), 어드레싱 데이타를 저장하기 위한 레지스터, 상기 제1의 데이타 테이블중의 하나를 지정하기 위한 제1의 어드레스 데이타와 상기 제1 및 제3의 데이타 영역을 지정하기 위한 제2의 어드레스 데이타로 이루어진 오퍼랜드 어드레스 데이타와 오퍼레이션 코드를 갖는 명령에 따라 상기 데이타 영역중의 하나를 지정하기 위한 메모리 액세스 수단을 가지며, (a) 상기 오퍼레이션 코드에 따라 상기 제2의 어드레스 테이블을 지정하기 위한 제3의 어드레스 데이타를 마련하기 위하여 상기 어드레싱 데이타와 상기 제1의 어드레스 데이타에 대하여 상기 산술연산 수단의 연산을 실행하는 스텝, (b) 상기 제3의 어드레스 데이타 및 제2의 어드레스 데이타에 따라 상기 제3의 데이타 영역을 지시하는 스텝을 포함하는 오퍼랜드 어드레스 수정방법.
  2. 특허청구의 범위 제1항에 있어서, 상기 제1의 데이타 테이블에는 상기 마이크로 프로세서 결합되는 제1의 단말장치와 상기 마이크로 프로세서 사이에서의 통신처리에 필요한 정보가 기억되고, 상기 제2의 데이타 테이블에는 상기 마이크로 프로세서에 결합된 제2의 단말장치와 상기 마이크로 프로세서 사이에서의 통신처리에 필요한 정보가 기억되는 오퍼랜드 어드레스 수정방법.
  3. 특허청구의 범위 제2항에 있어서, 상기 제1 및 제2의 단말장치는 전화인 것을 특징으로 하는 오퍼랜드 어드레스 수정방법.
  4. 마이크로 프로세서에 공급된 데이타에 대하여 연산을 실행하기 위한 산술연산 수단, 제1 및 제2의 데이타 영역을 갖는 제1의 데이타 테이블과 제3 및 제4의 데이타 영역을 갖는 제2의 데이타 테이블로 이루어진 데이타 메모리, 상기 어드레싱 데이타, 상기 제1의 데이타 레이블중의 하나를 지정하기 위한 제1의 어드레스 데이타 및 상기 제1 및 제3의 데이타 영역을 지정하기 위한 제2의 어드레스 데이타로 이루어진 오퍼랜드 어드레스 데이타와 오퍼레이션 코드를 갖는 명령에 따라 상기 데이타 영역중의 하나를 지정하기 위한 메모리 액세스 수단을 가지며, (a) 상기 오퍼레이션 코드에 따라 상기 제2의 어드레스 테이블을 지정하기 위한 제3의 어드레스 데이타를 마련하기 위하여 상기 어드레싱 데이타 및 상기 제1의 어드레스 데이타에 대하여 상기 산술연산 수단의 연산을 실행하는 스텝, (b) 상기 제2의 어드레스 데이타 및 제3의 어드레스 데이타에 따라 상기 제3의 데이타 영역을 지시하는 스텝을 포함하는 오퍼랜드 어드레스 수정방법.
  5. 특허청구의 범위 제4항에 있어서, 상기 제1의 데이타 테이블에는 상기 마이크로 프로세서에 결합된 제1의 단말장치와 상기 마이크로 프로세서 사이의 통신처리에 필요한 정보가 기억되고, 상기 제2의 데이타 테이블에는 상기 마이크로 프로세서에 결합된 제2의 단말장치와 상기 마이크로 프로세서 사이의 통신처리에 필요한 정보가 기억되는 것을 특징으로 하는 오퍼랜드 어드레스 수정방법.
  6. 특허청구의 범위 제5항에 있어서, 상기 제1 및 제2의 단말장치는 전화인 것을 특징으로 하는 오퍼랜드 어드레스 수정방법.
  7. 마이크로 프로세서에 공급된 데이타에 대하여 연산을 실행하기 위한 산술연산수단, 제1 및 제2의 데이타 영역을 갖는 제1의 데이타 테이블과 제3 및 제4의 데이타 영역을 갖는 제2의 데이타 테이블로 이루어진 데이타 메모리, 제1의 어드레싱 데이타를 저장하기 위한 제1의 레지스터, 제2의 어드레싱 데이타를 저장하기 위한 제2의 레지스터, 상기 제1의 데이타 테이블 중의 하나를 지정하기 위한 제1의 어드레스 데이타와 상기 제1 및 제3의 데이타 영역을 지정하기 위한 제2의 어드레스 데이타로 이루어진 오퍼랜드 어드레스 데이타와 오퍼레이션 코드를 갖는 명령에 따라 상기 데이타 영역중의 하나를 지정하기 위한 메모리 액세스 수단을 가지며, (a) 상기 오퍼레이션 코드에 따라 상기 제1 및 제2의 레지스터중 하나를 선택하는 스텝, (b) 상기 오퍼레이션 코드에 따라 상기 제2의 어드레스 테이블을 지정하기 위한 제3의 어드레스를 마련하기 위하여 상기 스텝(a)에서 선택된 레지스터 내의 어드레싱 데이타와 상기 제1의 어드레스 데이타에 대하여 상기 산술연산 수단의 연산을 실행하는 스텝, (c) 상기 제3의 어드레스 데이타와 상기 제2의 어드레스 데이타에 따라 상기 제3의 데이타 영역을 지정하는 스탭을 포함하는 오퍼랜드 어드레스 수정방법.
  8. 특허청구의 범위 제7항에 있어서, 상기 제1의 데이타 테이블에는 상기 마이크로 프로세서에 결합된 제1의 단말장치와 상기 마이크로 프로세서 사이의 통신처리에 필요한 정보가 기억되고, 상기 제2의 데이타 테이블에는 상기 마이크로 프로세서에 결합된 제2의 단말장치와 상기 마이크로 프로세서 사이의 통신처리에 필요한 정보가 기억되는 것을 특징으로 하는 오퍼랜드 어드레스 수정방법.
  9. 특허청구의 범위 제8항에 있어서, 상기 제1 및 제2의 단말장치는 전화인 것을 특징으로 하는 오퍼랜드 어드레스 수정방법.
  10. 마이크로 프로세서에 공급된 데이타에 대하여 연산을 실행하기 위한 산술연산수단, 제1 및 제2의 데이타 영역을 갖는 제1의 데이타 테이블과 제3 및 제4의 데이타 영역을 갖는 제2의 데이타 테이블로 이루어진 데이타 메모리, 제1의 어드레싱 데이타를 저장하기 위한 제1의 레지스터, 제2의 어드레싱 데이타를 저장하기 위한 제2의 레지스터, 상기 제1의 어드레스 데이타 및 제2의 어드레스 데이타로 이루어진 오퍼랜드 어드레스 데이타와 오퍼레이션 코드를 갖는 명령에 따라 상기 데이타 영역중의 하나를 지정하기 위한 메모리 엑세스 수단을 가지며, (a) 상기 오퍼레이션 코드에 따라 상기 제1 및 제2의 레지스터중 하나를 선택하는 스텝, (b) 상기 오퍼레이션 코드에 따라 상기 어드레스 테이블 중의 하나를 지정하기 위한 제3의 어드레스 데이타를 공급하기 위하여 상기 스텝(a)에서 선택된 레지스터 내의 어드레싱 데이타와 상기 제1의 어드레스 데이타에 대해서 상기 산술연산 수단의 연산을 실행하는 스텝, (c) 상기 제1 및 제3의 데이타 영역을 지정하기 위한 상기 제2의 어드레스 데이타와 상기 제3의 어드레스 데이타에 따라 상기 데이타 영역중의 하나를 지정하는 스텝을 포함하는 오퍼랜드 어드레스 수정방법.
  11. 특허청구의 범위 제10항에 있어서, 상기 제1의 데이타 테이블에는 상기 마이크로 프로세서에 결합된 제1의 단말장치와 상기 마이크로 프로세서 사이의 통신처리에 필요한 정보가 기억되고, 상기 제2의 데이타 테이블에는 상기 마이크로 프로세서에 결합된 제2의 단말장치와 상기 마이크로 프로세서 사이의 통신처리에 필요한 정보가 기억되는 것을 특징으로 하는 오퍼랜드 어드레스 수정방법.
  12. 특허청구의 범위 제11항에 있어서, 상기 제1 및 베2의 단말장치는 전화인 것을 특징으로 하는 오퍼랜드 어드레스 수정방법.
  13. 공급된 데이타에 대하여 연산을 실행하기 위한 산술 연산수단, 제1 및 제2의 데이타 영역을 갖는 제1의 데이타 테이블과 제3 및 제4의 데이타 영역을 갖는 제2의 데이타 테이블로 이루어진 데이타 메모리, 제1의 어드레싱 데이타를 저장하기 위한 제1의 레지스터, 제2의 어드레싱 데이타를 저장하기 위한 제2의 레지스터, 상기 제1 및 제2의 레지스터 중의 하나를 선택하기 위한 정보를 포함하는 오퍼레이션 코드와 상기 제1의 어드레스 데이타와 제2의 어드레스 데이타를 포함하는 오퍼랜드 어드레스 데이타를 갖는 명령에 따라 상기 데이타 영역중으 하나를 지정하기 위한 메모리 액세스 수단을 포함하며, 상기 산술연산 수단은 상기오퍼레이션 코도에 따라 상기 어드레스 테이블 중의 하나를 지정하기 위한 제3의 어드레스 데이타를 마련하기 위하여 선택된 레지스터 내의 어드레싱 데이타와 상기 제1의 어드레스 데이타에 대하여 연산을 실행하고, 상기 메모리 액세스 수단은 상기 제1 및 제3의 데이타 영역을 지정하기 위한 상기 제2의 어드레스 데이타와 상기 제3의 어드레스 데이타에 따라 상기 데이타 영역중의 하나를 지정하는 오퍼랜드 어드레스 수정 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880015743A 1987-12-01 1988-11-29 실행어드레스의 계산방법 및 통신제어장치 KR0120930B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP62-303958 1987-12-01
JP62303958A JPH01144839A (ja) 1987-12-01 1987-12-01 通信制御装置
JP62321203A JPH01163834A (ja) 1987-12-21 1987-12-21 命令語のアドレス修飾方式
JP62-321203 1987-12-21

Publications (2)

Publication Number Publication Date
KR890010708A true KR890010708A (ko) 1989-08-10
KR0120930B1 KR0120930B1 (ko) 1997-10-29

Family

ID=26563715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015743A KR0120930B1 (ko) 1987-12-01 1988-11-29 실행어드레스의 계산방법 및 통신제어장치

Country Status (2)

Country Link
US (1) US5388239A (ko)
KR (1) KR0120930B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011352A (ja) * 1996-06-19 1998-01-16 Hitachi Ltd データ処理装置およびそのレジスタアドレス変換方法
US5903919A (en) * 1997-10-07 1999-05-11 Motorola, Inc. Method and apparatus for selecting a register bank
JP3993438B2 (ja) * 2002-01-25 2007-10-17 株式会社ルネサステクノロジ 半導体装置
US9965387B1 (en) * 2010-07-09 2018-05-08 Cypress Semiconductor Corporation Memory devices having embedded hardware acceleration and corresponding methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR122199A (ko) * 1973-12-17
US4366536A (en) * 1980-04-15 1982-12-28 National Semiconductor Corporation Modular digital computer system for storing and selecting data processing procedures and data
US4654789A (en) * 1984-04-04 1987-03-31 Honeywell Information Systems Inc. LSI microprocessor chip with backward pin compatibility
US5134691A (en) * 1986-04-01 1992-07-28 Westinghouse Electric Corp. Bidirectional communication and control network with programmable microcontroller interfacing digital ICs transmitting in serial format to controlled product

Also Published As

Publication number Publication date
KR0120930B1 (ko) 1997-10-29
US5388239A (en) 1995-02-07

Similar Documents

Publication Publication Date Title
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR870004366A (ko) 데이터 처리 시스템
KR960035260A (ko) 소프트웨어 매크로 호출내에 검출된 에러의 위치를 표시하기 위한 방법 및 장치
KR960700475A (ko) 명령어 실행 제어를 위해 명령어에 태그를 할당하는 시스템 및 방법
KR900016866A (ko) 데이타 처리 시스템
KR870011524A (ko) 마이크로프로세서칩의 스택프레임캐시
KR940022253A (ko) 컴파일러 및 데이타처리장치
KR860007589A (ko) 데이터 처리장치
KR960008580A (ko) 그래프 표시장치
KR890702125A (ko) 정보 처리시스템
KR870004367A (ko) 데이터 처리 시스템
KR900006853A (ko) 마이크로 프로세서
KR950009454A (ko) 다중 실행 장치 처리 시스템 상태의 선택적 저장방법 및 시스템
KR940015806A (ko) 확장가능한 레지스터를 제공하는 데이타 처리 시스템 및 그 방법
KR890010708A (ko) 오퍼랜드 어드레스 수정방법 및 그 시스템
KR880014471A (ko) 가상 머신 시스템용의 게스트 머신 실행 제어시스템
KR900013390A (ko) 마이크로 프로세서
KR900003741A (ko) 포인터레지스터를 구비한 마이크로프로세서
KR880003241A (ko) 데이타 처리 시스템
KR900018807A (ko) 마이크로 명령수식 기능을 가진 제어장치
KR880003243A (ko) 마이크로 프로세서
KR850006742A (ko) 데이터 처리장치
KR930004861A (ko) 정보처리 시스템
JPS6149209A (ja) 数値制御装置におけるプログラム実行方式
KR900015007A (ko) 마이크로 프로세서 시스템 및 마이크로 프로세서 시스템에서의 전송제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19971223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee