KR890009277Y1

KR890009277Y1 - Water meter counter trigger mono multi circuit

Info

Publication number: KR890009277Y1
Application number: KR2019870015291U
Authority: KR
Inventors: 이영준; 한광수; 오향주
Original assignee: 대한전선주식회사; 유인영
Priority date: 1987-09-07
Filing date: 1987-09-07
Publication date: 1989-12-20
Also published as: KR890007377U

Abstract

내용 없음.No content.

Description

Monostable multi-circuit triggered by flow totalizer

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2(a)도는 제1도의 단자점(b)의 출력파형도, 제2(b)도는 제1도의 단자점(c)의 출력파형도.FIG. 2 (a) is an output waveform diagram of the terminal point (b) of FIG. 1, and FIG. 2 (b) is an output waveform diagram of the terminal point (c) of FIG.

* 도면의 주요부분에 대한 부호의 설명.* Explanation of symbols for the main parts of the drawings.

MM : 단안정 멸티 바이브 레이터 CON : 카운터MM: Monostable Anchovy Vibrator CON: Counter

G₁-G₃: 낸드 게이트 Q₁: 트랜지스터G ₁ -G ₃ : NAND gate Q ₁ : Transistor

D₁-D₃: 다이오드 R₁-R₄: 저항D ₁ -D ₃ : Diodes R ₁ -R ₄ : Resistance

A₁-A₃: 카운터 출력단자 CK : 클럭단자A ₁ -A ₃ : Counter output terminal CK: Clock terminal

OUT : 단위펄스 출력단자 a, b, c : 각 단자점OUT: Unit pulse output terminal a, b, c: Terminal point

본 고안은 유량적산 계수기에 관한 것으로서, 특히 카운터에서 임의 계수를 설정하여 카운트 할수 있게하여 출력측에서 설정한 계수값을 정확하게 알수 있도록한 간단한 회로를 안출하므로서 이와 같은 회로를 이용하는 유량적산계의 생산원가를 절감시킬수 있게 한 것에 주안점을 둔우량적산 계수기로 트리거되는 단안정 멀티호로에 관한 것이다.The present invention relates to a flow totalizer, and in particular, it is possible to reduce the production cost of the flow totalizer using such a circuit by creating a simple circuit that enables the user to set the arbitrary coefficient at the counter to count the count value set at the output side. It relates to a monostable multi-horo triggered by a good integration counter with a focus on making it possible.

일반적으로 유량적산계는 적산량을 계수하여 디스플레이에 표시하여 알수 있게 하는데 종래의 유량적산계는카운터에 디스플레이를 연결하여서 계수를 할수 있게 하였으므로 계수할수 있는 량이 한정되어 있었고 그 이상의 계수량은 계수할수 없게 되는 문제점을 가지고 있었다.In general, the flow totalizer counts the accumulated amount and displays it on the display. The conventional flow totalizer has a limited number of counting because the display can be counted by connecting the display to the counter. Had

본 고안은 상기와 같은 문제점을 해소하고자, 임의설정계수를 단위로 하여서 카운팅 할수 있도록한 카운터에 단안정 멀티호로를 연결하여서 이 출력측에서 단위펄스를 출력시킬수 있게한 회로를 안출하여 유량 적산계에 이용할 수 있게한 것으로서, 이를 첨부도면에 따라서 상세히 설명하면 다음과 같다.In order to solve the above problems, the present invention connects a monostable multi-route to a counter that allows counting on the basis of arbitrary setting coefficients, and draws out a circuit that can output unit pulses on this output side. As will be described in detail according to the accompanying drawings as follows.

카운터(CON)의 클럭단자(CK)에 콘트를 회로의 출력단자를 연결하고, 이 카운터(CON)의 출력단자(A₁-A₃)에 저항(R₁-R₃)을 각각 거쳐 다이오드(D₁-D₃)의 캐소우드에 연결되는 동시에 낸드게이트(G₁)의 입력에 연결한다.Connect the output terminal of the circuit to the clock terminal CK of the counter CON, and pass through the resistors R ₁ -R ₃ to the output terminals A ₁ -A ₃ of the counter CON, respectively. D ₁ -D ₃ ) to the cathode of the NAND gate (G ₁ ) at the same time.

낸드게이트(G₁)의 출력단자(a)를 낸드게이트(G₂) 일측입력과, 콘덴서(C₁)를 접속시키고, 콘덴서(C₁)의 단자점(b)을 낸드게이트(G₃)의 일측입력에 접속하며, 저항(R₅)를 거쳐 전원단자(Vcc)를 연결시킨 상기 낸드게이트(G₂)의 타측입력에 연결하고, 낸드게이트(G₃)의 타측입력은 전원단자(Vcc)를 연결하여서 된 단안정 멀티회로(MM)를 구성한다.NAND gate output terminal gate for (a) NAND of (G ₁₎ (G ₂₎ one input and, and connected to the capacitor (C _1), a capacitor (C ₁₎ gate NAND the terminal point (b) of (G ₃₎ Is connected to the other input of the NAND gate G ₂ connected to the power supply terminal Vcc via a resistor R ₅ , and the other input of the NAND gate G ₃ is the power supply terminal Vcc. ) To form a monostable multi-circuit (MM).

그리고 단위펄스를 출력하는 단안정멀티회로(MM)의 낸드게이트(G₂)출력은 출력단자(OUT)에 연결하고, 낸드게이트(G₃)의 출력단자(c)는 상기 카운터(CON)의 리세트단자(RES)와 상기 다이오드(D₁-D₃)에 접속된 저항(R₄)에 연결시켜서 된 것이다.The NAND gate G ₂ output of the monostable multi-circuit MM outputting the unit pulse is connected to the output terminal OUT, and the output terminal c of the NAND gate G ₃ is connected to the counter CON. This is connected to the reset terminal RES and the resistor R ₄ connected to the diodes D ₁ -D ₃ .

이와 같은 회로로서 구성된 본 고안의 동작 및 작용효과를 살펴보면 다음과 같다.Looking at the operation and effect of the present invention configured as such a circuit is as follows.

카운터(CON)의 클럭단자(CK)에 접속된 일정체적의 유량이 통과할때 유량펄스를 공급해주는 회로의 출력신호를 카운터하는데 카운터(CON)에 임의설정계수를 100으로 설정하였다고 가정하면, 이 카운터(CON)에서 100의 수를 카운팅하면 이 카운터(CON)의 출력단자(A₁-A₃)에서 하여 신호를 출력시키게 된다.When a certain volume of the flow rate connected to the clock terminal CK of the counter CON passes, the output signal of the circuit which supplies the flow pulse is countered, and it is assumed that the arbitrary setting coefficient is set to 100 in the counter CON. When counting the number of 100 at the counter CON, the output terminal A ₁ -A ₃ of the counter CON outputs a signal.

이때, 다이오드(D₁-D₃)는 역방향이기 때문에 카운터(CON)의 리세트단자(RES)에 영향을 주지않고 단안정멀티회로(MM)의 낸드게이트(G₁)의 입력에 하이신호를 인가시키므로서 낸드게이트(G₁)의 출력단자(a)에 로우신호를 출력시켜서 낸드게이트(G₂)의 입력으로 인가되어 이 낸드게이트(G₂)의 출력단자(OUT)에서 상기에서 임의로 설정한 100이라는 계수를 단위로 하여 펄스를 출력시킨다.At this time, since the diodes D ₁ -D ₃ are in the reverse direction, a high signal is applied to the input of the NAND gate G ₁ of the monostable multi-circuit MM without affecting the reset terminal RES of the counter CON. It is because standing NAND gate (G ₁₎ arbitrarily set in the above at the output terminal (a) an output terminal (OUT) of the NAND gate (G ₂₎ is applied to the input of the NAND gate (G ₂₎ by outputting a low signal to the The pulse is output in units of 100 coefficients.

그리고 단자점(b)의 전압레벨이 제2(a)도와 같이 낸드게이트(G₃)의 드레시홀드전압(V_TH)이 되면 낸드게이트(G₃)의 출력단자(c)에서 제2(b)도에서와 같이 하이신호를 출력시키는데, 이때 시간 T₁은 출력신호생성은 콘덴서(C₁)와 저항(R₅)에 의해서 결정되고, 제2(b)도의 하이신호는 카운터(CON)의 리세트단자(RES)에 인가되어 카운터(CON)를 클리어시키게 되고, 저항(R₄)과 다이오드(D₁-D₃)를 거쳐서 낸드게이트(G₁)의 입력에 인가되는데, 이는 카운터(CON)가 클리어 되자마자 낸드게이트(G₁)의 입력이 로우신호를 갖게 되므로서 오동작을 일으킬 염려를 방지하고자 한것이다.Then, as the voltage level of the terminal point (b) help claim 2 (a) when the threshold voltage (V _TH) of the NAND gate (G ₃₎ a NAND gate (G ₃₎ of claim 2 (b at the output terminal (c) of As shown in the figure, a high signal is output, where time T ₁ is an output signal generated by the capacitor C ₁ and the resistor R ₅ , and the high signal of FIG. It is applied to the reset terminal RES to clear the counter CON, and is applied to the input of the NAND gate G ₁ via the resistor R ₄ and the diodes D ₁ -D ₃ , which are counters CON. As the NAND gate (G ₁ ) has a low signal as soon as it is cleared, it is to prevent the possibility of malfunction.

즉, 본 고안에서는 임의설정계수를 단위펄스로 출력단자(OUT)에서 출력시키고 카운터(CON)를 클리어 시켜서 다음설정계수를 카운팅 할수 있게되어 단위펄스를 계속 출력단자(OUT)에서 출력시킬수 있게 된다.That is, in the present invention, the arbitrary setting coefficient is output at the output terminal OUT as a unit pulse and the counter CON is cleared to count the next setting coefficient so that the unit pulse can be continuously output at the output terminal OUT.

이와 같이 본 고안은 임의 설정계수를 단위펄스로 출력시킬수 있으므로 이와 같은 회로를 필요로하는 유량적산계에 이용할때 적산량을 확대할수 있으며 간단한 회로로서 구성되어 있으므로 생산원가가 저렴한 적산계를 제공하는데 기여할 수 있게된 유용한 것이다.As such, the present invention can output an arbitrary setting coefficient as a unit pulse, so that the integration amount can be expanded when used in a flow integrator that requires such a circuit. Would be useful.

Claims

The output (A _1- A ₃ ) of the counter (CON), which connects the output of the control circuit that supplies the flow pulp to the click terminal (CK) when a certain volume flow rate passes, is connected to the NAND gate (G ₁ -G ₃ ). The output terminal (c) is connected to the reset terminal (RES) of the counter (CON) by connecting to the input terminal of the monostable multi-circuit (MM) composed of the pulse generation setting capacitor (C ₁ ) and the resistor (R ₃ ). At the same time, it is fed back via the resistor R ₄ and the diodes D ₁ -D ₃ , and the output of the NAND gate G ₂ of the monostable multi-circuit MM is connected to the output terminal OUT. Monostable multi-circuit triggered by a flow totalizer.