KR910007614Y1 - Sequence circuit to drive counter - Google Patents

Sequence circuit to drive counter Download PDF

Info

Publication number
KR910007614Y1
KR910007614Y1 KR2019880021917U KR880021917U KR910007614Y1 KR 910007614 Y1 KR910007614 Y1 KR 910007614Y1 KR 2019880021917 U KR2019880021917 U KR 2019880021917U KR 880021917 U KR880021917 U KR 880021917U KR 910007614 Y1 KR910007614 Y1 KR 910007614Y1
Authority
KR
South Korea
Prior art keywords
counter
circuit
output
nand gate
con
Prior art date
Application number
KR2019880021917U
Other languages
Korean (ko)
Other versions
KR900013656U (en
Inventor
한광수
이영준
오향수
Original Assignee
대한전선 주식회사
유인영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대한전선 주식회사, 유인영 filed Critical 대한전선 주식회사
Priority to KR2019880021917U priority Critical patent/KR910007614Y1/en
Publication of KR900013656U publication Critical patent/KR900013656U/en
Application granted granted Critical
Publication of KR910007614Y1 publication Critical patent/KR910007614Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains

Landscapes

  • Measuring Volume Flow (AREA)

Abstract

내용 없음.No content.

Description

카운터 구동 순서회로Counter Drive Sequence Circuit

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 본 고안의 출력파형도.2 is an output waveform diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

가, 나 : 카운터 회로 SL1,SL2: 솔레노이드A, B: Counter circuit SL 1 , SL 2 : Solenoid

TR1-TR2: 트랜지스터 MM : 단안정 멀티 바이브레이터TR 1 -TR 2 : Transistor MM: Monostable Multivibrator

CON : 카운터 G1-G3: 낸드 게이트CON: Counter G 1 -G 3 : NAND Gate

Q1: 트랜지스터 D1-D3,D11,D12: 다이오드Q 1 : Transistors D 1 -D 3 , D 11 , D 12 : Diodes

R1-R4: 저항 A1-A3: 카운터 출력단자R 1 -R 4 : Resistor A 1 -A 3 : Counter output terminal

CK : 클럭단자 OUT : 단위펄스출력단자CK: Clock terminal OUT: Unit pulse output terminal

본 고안은 카운터 구동순서회로에 관한 것으로서, 특히 동일전원으로 두가지 이상의 카운터를 구동시켜 계수하고자 할때 카운터가 동시에 구동됨으로 인하여 과다 전류소모로 밧데리 수명을 단축시키는 것을 방지하고자 한 것에 주안점을 둔것이다.The present invention is directed to a counter driving sequence circuit, and in particular, the purpose is to prevent the battery life due to excessive current consumption because the counter is driven simultaneously when counting two or more counters by the same power supply.

일반적으로 유량, 가스, 전력, 열량등을 사용량에 따라서 카운팅하여 디스플레이 시켜서 사용자나 검침자가 쉽게 알수 있게하여야 한다.In general, the flow rate, gas, power, and calorie should be counted and displayed according to the amount of use so that the user or the meter can easily know.

그러므로 일반적인 적산계는 카운터에 디스플레이를 연결하여 계수를 할 수 있게 하였으나 이는 계수할 수 있는 량이 한정되어있고 그 이상의 계수량은 계수할 수 없게 되었다.Therefore, the general-purpose totalizer allows the display to be counted by connecting a display to the counter, but this is limited in the amount of counting, and counting more than that.

상기 문제점을 해결하고자 출원인이 선출원한 출원번호 제87-15291호에 의하여 임의의 설정계수를 단위펄스로 출력시킬 수 있도록하여 적산량을 확대할 수 있게한 것을 안출하였으나, 이는 단일량의 사용량을 검출하여 표시할때는 매우 유용하게 사용될수 있지만, 두가지 이상의 사용량을 검출하고자 할때에는 카운터가 동시에 구동될 염려가 따르게 되는데 이때 과다한 전류소모로 인해서 밧데리의 수명을 단축시키게 되는 요인을 가지고 있었다.In order to solve the above problem, the applicant has proposed that the predetermined amount can be output as a unit pulse according to the application filed No. 87-15291, so that the integrated amount can be expanded. It can be very useful when displaying it, but when you want to detect more than two usages, there is a concern that the counter will be driven at the same time. This causes the battery life to be shortened due to excessive current consumption.

본 고안은 상기와 같은 종래의 문제점을 해결하고자, 두가지 이상의 사용량을 검출하는 적산계의 카운터 동시에 구동되는 것을 방지하여 서로 교번되게 구동되도록 하므로서 과다전류소모로 인해 밧데리수형 저하를 방지할 수 있게 한것에 목적을 둔것이다.The present invention is to solve the conventional problems as described above, by preventing the drive of the counter of the totalizer for detecting two or more usage at the same time to be driven alternately with each other while being able to prevent the battery type degradation due to excessive current consumption. It is.

이하 첨부도면에 따라서 두가지 사용량을 검출하고자 한 카운터 구동회로를 예를 들어서 상세히 설명하면 다음과 같다.Hereinafter, a counter driving circuit for detecting two usage amounts according to the accompanying drawings will be described in detail.

제1도와같이 카운터 회로(가)(나)의 출력을 기계적인 적산표시용 솔레노이드( SL1)(SL2) 구동 트랜지스터(TR1)(TR2)의 베이스에 연결하여 해당하는 적산량을 표시하도록 하고, 상기 카운터 회로(가)(나)의 카운터(CO)각 출력(A1)은 다이오드(D11)(D12) 통해 상기 트랜지스터(TR1)(TR2)의 콜렉터에 연결하여서 동시에 두 트랜지스터가 구동 되는것을 방지하고 서로 고호형태로 구동되게 한것이다.As shown in Fig. 1, the output of the counter circuit (a) and ( b ) are connected to the base of the mechanical integration display solenoid SL 1 (SL 2 ) driving transistor TR 1 and TR 2 to display the corresponding integration amount. Each output A 1 of the counter CO of the counter circuit A is connected to the collector of the transistor TR 1 TR 2 at the same time through the diode D 11 and D 12 . The two transistors are prevented from being driven, and they are driven in an arc-shaped fashion.

상기 카운터 회로(가)(나)는 동일한 회로로서 카운터 회로(가)에 대한 구성을 살펴보면, 카운터(CON)의 클럭단자(CK)에 콘트롤회로의 출력단자를 연결하고, 이 카운터(CON)의 출력단자 ( A1-A3)에 저항(R1-R3)을 각각 거쳐 다이오드(D1-D3) 의 캐소우드에 연결되는 동시에 낸드 게이트(G1)의 입력에 연결한다.The counter circuit (a) and (b) are identical circuits, and when the counter circuit (a) is viewed, the output terminal of the control circuit is connected to the clock terminal CK of the counter CON, and the counter CON The output terminals A 1 -A 3 are connected to the cathodes of the diodes D 1 -D 3 via resistors R 1 -R 3 , respectively, and are connected to the inputs of the NAND gate G 1 .

낸드 게이트(G1)의 출력단자(a)를 낸드게이트(G2)일측입력과, 콘덴서(C1)를 접속시키고, 콘덴서(C1)의 단자점(b)을 낸드 게이트(G3)의 일측입력에 접속하며, 저항(R5)을 거쳐 전원단자(Vcc)를 연결시킨 상기 낸드 게이트(G2)의 타측입력에 연결하고, 낸드게이트(G3)의 타측입력은 전원단자(Vcc)를 연결하여서 된 단안정 멀티회로(MM)를 구성한다.NAND gate output terminal gate for (a) NAND of (G 1) (G 2) one input and, and connected to the capacitor (C 1), a capacitor (C 1) gate NAND the terminal point (b) of (G 3) The other input of the NAND gate G 2 connected to the one input of the NAND gate G 2 connected to the power supply terminal Vcc via a resistor R 5 , and the other input of the NAND gate G 3 to the power supply terminal Vcc. ) To form a monostable multi-circuit (MM).

그리고 단위펄스를 출력하는 단안정 멀티회로(MM)의 낸드게이트(G2)출력은 출력단자(OUT)에 연결하고, 낸드게이트(G3)의 출력단자(c)는 상기 카운터(CON)의 리세트 단자(RES)와 상기 다이오드(D1-D3) 에 접속된 저항(R4)에 연결시켜서 된것이다.The NAND gate G 2 output of the monostable multi-circuit MM outputting the unit pulse is connected to the output terminal OUT, and the output terminal c of the NAND gate G 3 is connected to the counter CON. This is connected to the reset terminal RES and the resistor R 4 connected to the diodes D 1 -D 3 .

제2도는 본 고안의 출력파형도를 나타낸 것이다.2 shows the output waveform diagram of the present invention.

이와같은 회로로서 구성된 본 고안의 동작및 작용효과를 살펴보면 다음과 같다.Looking at the operation and effect of the present invention configured as such a circuit is as follows.

카운터(CON)의 클럭단자(CK)에 접속된 일정체적의 량이 통과할때 량펄스를 공급해주는 회로의 출력신호를 카운트하는데 카운터(CON)에 임의 설정계수를 100으로 설정하였다고 가정하면, 이 카운터(CON)에서 100의 수를 카운팅하면 이 카운터(CON)의 출력단자 ( A1-A3)에서 하이신호를 출력시키게된다.This counter counts the output signal of the circuit that supplies the quantity pulse when a certain volume connected to the clock terminal CK of the counter CON passes, but assumes that the arbitrary setting coefficient is set to 100 in the counter CON. Counting a number of 100 at (CON) will output a high signal at the output terminals (A 1 -A 3 ) of this counter (CON).

이때, 다이오드(D1-D3)는 역방향이기 때문에 카운터(CON)의 리세트 단자(RES)에 영향을 주지않고 단안정 멀티회로(MM)의 낸드게이트(G1)의 입력에 하이신호를 인가시키므로서 낸드 게이트(G1)의 출력단자(a)에 로우신호를 출력시켜서 (G2)낸드 게이트 입력으로 인가되어 이 낸드게이트(G2)의 출력단자(OUT)에서 상기에서 임의로 설정한 100이라는 계수를 단위로 하여 펄스를 출력시킨다.At this time, since the diodes D 1 -D 3 are in the reverse direction, a high signal is applied to the input of the NAND gate G 1 of the monostable multi-circuit MM without affecting the reset terminal RES of the counter CON. By applying a low signal to the output terminal (a) of the NAND gate (G 1 ) while being applied to the (G 2 ) NAND gate input is applied to the output terminal (OUT) of the NAND gate (G 2 ) arbitrarily set above The pulse is output in units of 100 coefficients.

그리고 단자점(b)의 전압레벨에 제2도의 (가)도와 같이 낸드 게이트(G3)의 드레시홀드전압(VTH)이 되면 낸드 게이트(G3)의 출력단자(c)에서 제2도의 (나)도에서와 같이 하이신호를 출력시키는데, 이때 시간 T1은 출력신호생성은 콘덴서(C1)와 저항(R5)에 의해서 결정되고, 제2도의 (나)의 하이 신호는 카운터(CON)의 리세트 단자(RES)에 인가되어 카운터(CON)을 클리어시키게 되고, 저항(R4)과 다이오드(D1-D3)를 거쳐서 낸드 게이트(G1)의 입력에 인가되는데, 이는 카운터(CON)가 클리어 되자마자 낸드게이트(G1)의 입력이 로우신호를 갖게되므로서 오동작을 일으킬 염려를 방지하고자 한것이다.And the at the output terminal (c) of the terminal point (b) if the threshold voltage (V TH) of the NAND gate (G 3) As shown in Fig. 2 degrees (a) a voltage level of NAND gates (G 3) of the 2-degree As shown in (b), the high signal is output, where time T 1 is the output signal generated by the capacitor C 1 and the resistor R 5 , and the high signal in (b) of FIG. It is applied to the reset terminal RES of CON to clear the counter CON, and is applied to the input of the NAND gate G 1 through the resistor R 4 and the diodes D 1 -D 3 . As soon as the counter CON is cleared, the input of the NAND gate G 1 has a low signal to prevent the possibility of malfunction.

임의 설정계수를 단위펄스 출력 단자(OUT)에서 출력시키고 카운터(CON)를 클리어 시켜서 다음 설정계수를 카운팅할 수 있게되어 단위 펄스를 계속출력단자(OUT)에서 출력시킬수 있게 된다.The arbitrary setting coefficient can be output from the unit pulse output terminal (OUT) and the counter (CON) can be cleared to count the next setting coefficient so that the unit pulse can be output from the continuous output terminal (OUT).

그리고 예를들어 트랜지스터(TR2)가 온되어 솔레노이드(SL2)가 구동되어 이에 해당하는 적산량을 표시하고 있을때는 카운터회로(가)의 카운터(CON) 출력(A1,A2,A3)에 하이신호가 출력될지라도 출력(A1)의 하이신호가 다이오드(D11)를 거쳐 트랜지스터(TR2)의 콜텍터와 에미터를 통해 접지점으로 흐르므로 카운터 회로(가)의 NAND게이트 일측입력이 로우로 입력되어 멀티바이브레이터(MM)이 구동되지 않고 쾌치상태로서 트랜지스터(TR1)를 온시키지 않는다.For example, when the transistor TR 2 is turned on and the solenoid SL 2 is driven to display the corresponding integration amount, the counter circuit outputs A 1 , A 2 , and A 3 of the counter circuit. Even though a high signal is outputted to), the high signal of the output A 1 flows through the diode D 11 to the ground point through the collector and emitter of the transistor TR 2 , so that one side of the NAND gate of the counter circuit The input is input low so that the multivibrator MM is not driven and does not turn on the transistor TR 1 as a pleasant state.

이는 역시 카운터회로(가)가 구동되어 적산량을 표시 하고 있을때에는 카운터회로(나)가 구동을 멈추고, 카운터회로(나)가 구동될때는 카운터 회로(가)가 구동을 멈추게 되므로서 서로 고호형태로 구동이 이루어진다.This is because the counter circuit (b) stops driving when the counter circuit (a) is driven and displays the accumulated amount, and the counter circuit (b) stops driving when the counter circuit (b) is driven. Driving is performed.

이와같이 본 고안은 두가지 이상의 사용량을 표시하고자할때 두 카운터가 동시에 구동되므로서 과다한 전류소비로 인해 발생하는 문제점을 해결 할 수 있어서 동일의 밧데리로서 두가지 이상의 적산량을 검출하는 카운터에 이용할시에 밧데리 수명을 최대한으로 연장시킬 수 있게되어 제품의 신뢰도를 향상시킬 수 있게 된 유용한 고안이다.As such, the present invention can solve the problem caused by excessive current consumption when two counters are driven at the same time when displaying two or more usages, and the battery life when used in the counter that detects two or more accumulated quantities as the same battery It is a useful design that can be extended to the maximum to improve the reliability of the product.

Claims (1)

사용적산량을 검출하고자 하는 카운터 회로(가)(나)를 구성한것에 있어서 ; 카운터 회로(가)(나)의 출력을 적산표시용 솔레노이드( SL1)(SL2) 구동 트랜지스터(TR1)(TR2)의 베이스에 연결하여 해당적산량을 표시하도록 하고, 상기 카운터 회로(가)(나)의 카운터(CON)각 출력(A1)은 다이오드(D11)(D12)를 거쳐 상기 트랜지스터(TR1)(TR2)의 콜렉터측에 접촉시켜 서로 교호로 구동되도록 연결 구성한것을 특징으로하는 카운터 구동순서회로.In the configuration of the counter circuit (a) (b) for which the integrated accumulation amount is to be detected; The counter circuit (a) ( b ) is connected to the base of the integration display solenoid SL 1 (SL 2 ) driving transistor TR 1 (TR 2 ) to display the corresponding integration amount, and the counter circuit ( Each output A 1 of the counter CON is connected to the collector side of the transistors TR 1 and TR 2 to be driven alternately with each other through the diodes D 11 and D 12 . Counter driving sequence circuit, characterized in that the configuration.
KR2019880021917U 1988-12-29 1988-12-29 Sequence circuit to drive counter KR910007614Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880021917U KR910007614Y1 (en) 1988-12-29 1988-12-29 Sequence circuit to drive counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880021917U KR910007614Y1 (en) 1988-12-29 1988-12-29 Sequence circuit to drive counter

Publications (2)

Publication Number Publication Date
KR900013656U KR900013656U (en) 1990-07-05
KR910007614Y1 true KR910007614Y1 (en) 1991-09-30

Family

ID=19282673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880021917U KR910007614Y1 (en) 1988-12-29 1988-12-29 Sequence circuit to drive counter

Country Status (1)

Country Link
KR (1) KR910007614Y1 (en)

Also Published As

Publication number Publication date
KR900013656U (en) 1990-07-05

Similar Documents

Publication Publication Date Title
EP0114018A1 (en) Display unit for trip computer
GB1005903A (en) Improvements in electrical integrating totalizer
US3021450A (en) Ring counter
KR910007614Y1 (en) Sequence circuit to drive counter
US3395268A (en) Blanking circuit for a plural cathode display tube
US5146412A (en) Method and means for sensing a change in capacitance by a computer
US4048478A (en) Marking apparatus with electronic counters
US3995177A (en) Electronic watch
US3939413A (en) Low cutoff digital pulse filter especially useful in electronic energy consumption meters
KR890009277Y1 (en) Water meter counter trigger mono multi circuit
KR100192775B1 (en) Apparatus for checking a clock
US3377469A (en) Electronic counting apparatus
US4025774A (en) Timing apparatus including electronic calculator circuits
US4037153A (en) Digital meters
US3609542A (en) Instruments having integrating-type circuits therein
KR100351990B1 (en) Circuit for detecting low level voltage
KR930006229B1 (en) Time delay power off circuit
JP3046791B2 (en) Detector using transmitter
CN216387191U (en) Voltage detection circuit
JPS5915411B2 (en) Keisu Cairo
KR950001471Y1 (en) A/c source power cut detecting circuit
KR910004077Y1 (en) Indication circuit for outputs of s.m.p.s.
JP3046794B2 (en) Detector using transmitter
EP0125011A1 (en) Burglar alarm system
GB1167903A (en) Improvements in Metering Devices.

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20011231

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee