KR100351990B1 - Circuit for detecting low level voltage - Google Patents
Circuit for detecting low level voltage Download PDFInfo
- Publication number
- KR100351990B1 KR100351990B1 KR1020000057369A KR20000057369A KR100351990B1 KR 100351990 B1 KR100351990 B1 KR 100351990B1 KR 1020000057369 A KR1020000057369 A KR 1020000057369A KR 20000057369 A KR20000057369 A KR 20000057369A KR 100351990 B1 KR100351990 B1 KR 100351990B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- low voltage
- voltage detection
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/145—Indicating the presence of current or voltage
- G01R19/155—Indicating the presence of voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
본 발명은 저전압 검출회로에 관한 것으로, 종래에는 시스템에 사용되는 전원전압의 레벨이 넓게 분포하여 각 전원전압에 따라 분리된 동작을 수행할 경우에 전원전압의 변경이 요구되지만, 이에 대한 특별한 대책이 없으며, 새로운 저전압 검출회로를 설계해야 함에 따라 사용이 불편한 문제점이 있었다. 따라서, 본 발명은 저항비의 설정을 통해 전원전압 레벨의 범위에 따른 저전압을 각각 검출하는 다수의 저전압 검출부와; 상기 전원전압 레벨의 범위를 각각 검출하여 해당 전원전압 레벨의 범위에 따른 구동 제어신호를 각각 출력하는 전원전압 검출부와; 상기 전원전압 검출부의 구동 제어신호에 의해 상기 저전압 검출부의 출력신호를 선택 출력하는 선택출력부로 구성된 저전압 검출회로를 통해 다양한 레벨의 전원전압을 사용하는 회로에서 각 전원전압에 따른 저전압 검출 시점을 설정하여 해당 전원전압의 저전압을 검출할 수 있게 됨에 따라 동작전압을 벗어나는 전원전압에 의한 오동작을 미연에 방지하여 시스템의 신뢰성을 향상시킴과 아울러 사용 편의를 제공하고, 또한 전원전압의 레벨에 따른 상태표시가 가능하여 휴대폰의 전지상태의 표시와 같은 분야에 응용할 수 있는 효과가 있다.The present invention relates to a low voltage detection circuit, and in the related art, when a level of power supply voltage used in a system is widely distributed and a separate operation is performed according to each power supply voltage, a change in power supply voltage is required. There is a problem in that it is inconvenient to use as a new low voltage detection circuit must be designed. Accordingly, the present invention includes a plurality of low voltage detection unit for detecting the low voltage according to the range of the power supply voltage level by setting the resistance ratio; A power supply voltage detector for detecting a range of the power supply voltage levels and outputting a driving control signal corresponding to the power supply voltage level; By setting the low voltage detection point according to each power supply voltage in a circuit using power supply voltages of various levels through a low voltage detection circuit including a selection output unit for selectively outputting the output signal of the low voltage detection unit according to a drive control signal of the power supply voltage detection unit. As the low voltage of the power supply voltage can be detected, malfunction of the power supply voltage beyond the operating voltage can be prevented in advance, improving the reliability of the system, providing convenience, and displaying the status according to the power supply voltage level. It is possible to apply to the field such as display of the battery state of the mobile phone.
Description
본 발명은 저전압 검출회로에 관한 것으로, 특히 다양한 레벨의 전원전압을 사용하는 회로에서 각 전원전압에 따른 저전압 검출 시점을 설정하여 해당 전원전압의 저전압을 검출하기에 적당하도록 한 저전압 검출회로에 관한 것이다.The present invention relates to a low voltage detection circuit, and more particularly, to a low voltage detection circuit suitable for detecting a low voltage of a corresponding power supply voltage by setting a low voltage detection time point according to each power supply voltage in a circuit using various levels of power supply voltages. .
일반적으로, 저전압 검출회로는 전원전압이 점차적으로 동작전압의 레벨보다 낮아지면, 미리 설정한 전압 레벨을 통해 전원전압의 레벨을 검출하여 시스템의 동작오류를 방지하는 회로이다. 이와같은 종래의 저전압 검출회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, the low voltage detection circuit is a circuit that detects the level of the power supply voltage through a preset voltage level to prevent an operation error of the system when the power supply voltage gradually becomes lower than the level of the operating voltage. This conventional low voltage detection circuit is described in detail with reference to the accompanying drawings as follows.
도1은 종래의 저전압 검출회로도로서, 이에 도시한 바와같이 전원전압(VDD)에 직렬로 접속된 저항성의 긴 채널 피모스 트랜지스터(PM1,PM2)와; 상기 피모스 트랜지스터(PM2)와 접지 사이에 병렬로 접속된 저항성의 긴 채널 엔모스 트랜지스터(NM1∼NM3,NM4∼NM6)와; 상기 피모스 트랜지스터(PM2)와 엔모스 트랜지스터(NM1∼NM3,NM4∼NM6)의 공통 접속점 출력을 반전하여 출력신호(OUT)로 출력하는 저전압 검출 인버터(INV1)로 구성된다.Fig. 1 is a conventional low voltage detection circuit diagram, as shown here, with resistive long channel PMOS transistors PM1 and PM2 connected in series to a power supply voltage VDD; Resistive long channel NMOS transistors NM1 to NM3 and NM4 to NM6 connected in parallel between the PMOS transistor PM2 and ground; The PMOS transistor PM2 and the NMOS transistors NM1 to NM3 and NM4 to NM6 are inverted to output a low voltage detection inverter INV1 for outputting the output signal OUT.
이하, 상기한 바와같이 구성된 종래의 저전압 검출회로에 대한 동작을 상세히 설명한다.Hereinafter, the operation of the conventional low voltage detection circuit configured as described above will be described in detail.
전원전압(VDD)의 레벨이 감소되면, 상기 피모스 트랜지스터(PM2)와 엔모스 트랜지스터(NM1∼NM3,NM4∼NM6)의 공통 접속점 출력도 피모스 트랜지스터(PM1,PM2)와 엔모스 트랜지스터(NM1∼NM3,NM4∼NM6)의 저항값에 따라 일정한 레벨로부터 감소되므로, 저전압 검출 인버터(INV1)의 구동전압 설정을 통해 상기 피모스 트랜지스터(PM2)와 엔모스 트랜지스터(NM1∼NM3,NM4∼NM6)의 공통 접속점 전압레벨이 설정된 전압보다 감소하면, 저전압 검출 인버터(INV1)가 구동되어 고전위를 출력함으로써, 전원전압(VDD)의 저전압을 검출한다.When the level of the power supply voltage VDD is reduced, the common connection point outputs of the PMOS transistors PM2 and the NMOS transistors NM1 to NM3 and NM4 to NM6 also have the PMOS transistors PM1 and PM2 and the NMOS transistor NM1. The PMOS transistor PM2 and the NMOS transistors NM1 to NM3 and NM4 to NM6 are reduced from a constant level according to the resistance values of NM3, NM4 to NM6 by setting the driving voltage of the low voltage detection inverter INV1. When the common connection point voltage level of V is lower than the set voltage, the low voltage detection inverter INV1 is driven to output a high potential, thereby detecting the low voltage of the power supply voltage VDD.
즉, 전원전압(VDD)이 동작전압의 레벨 보다 높을 경우에는 피모스 트랜지스터(PM2)와 엔모스 트랜지스터(NM1∼NM3,NM4∼NM6)의 공통 접속점 전압레벨도 저전압 검출 인버터(INV1)의 설정된 전압보다 높은 상태이므로, 저전압 검출 인버터(INV1)는 저전위의 출력신호(OUT)를 출력한다.That is, when the power supply voltage VDD is higher than the operating voltage level, the common connection point voltage level of the PMOS transistor PM2 and the NMOS transistors NM1 to NM3 and NM4 to N6 is also set to the low voltage detection inverter INV1. Since it is a higher state, the low voltage detection inverter INV1 outputs the low potential output signal OUT.
반면에, 전원전압(VDD)이 설정된 검출전압의 레벨 보다 낮아질 경우에는 피모스 트랜지스터(PM2)와 엔모스 트랜지스터(NM1∼NM3,NM4∼NM6)의 공통 접속점 전압레벨도 저전압 검출 인버터(INV1)의 설정된 전압보다 낮아지므로, 저전압 검출 인버터(INV1)의 출력은 고전위로 천이되어 출력신호(OUT)로 출력됨으로써, 전원전압(VDD)의 레벨 저하를 검출할 수 있게 된다.On the other hand, when the power supply voltage VDD is lower than the set detection voltage level, the common connection point voltage level of the PMOS transistor PM2 and the NMOS transistors NM1 to NM3 and NM4 to NM6 is also lower than that of the low voltage detection inverter INV1. Since the voltage is lower than the set voltage, the output of the low voltage detection inverter INV1 is shifted to the high potential and output as the output signal OUT, thereby detecting the level drop of the power supply voltage VDD.
그러나, 상기한 바와같은 종래의 저전압 검출회로는 시스템에 사용되는 전원전압의 레벨이 넓게 분포하여 각 전원전압에 따라 분리된 동작을 수행할 경우에 전원전압의 변경이 요구되지만, 이에 대한 특별한 대책이 없으며, 새로운 저전압 검출회로를 설계해야 함에 따라 사용이 불편한 문제점이 있었다.However, in the conventional low voltage detection circuit as described above, the power supply voltage used in the system is widely distributed, and when a separate operation is performed according to each power supply voltage, a change in the power supply voltage is required. There is a problem in that it is inconvenient to use as a new low voltage detection circuit must be designed.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 다양한 레벨의 전원전압을 사용하는 회로에서 각 전원전압에 따른 저전압 검출 시점을 설정하여 해당 전원전압의 저전압을 검출할 수 있는 저전압 검출회로를 제공하는데 있다.The present invention has been made to solve the conventional problems as described above, an object of the present invention is to set the low voltage detection time according to each power supply voltage in a circuit using a power supply voltage of various levels to reduce the low voltage of the power supply voltage. It is to provide a low voltage detection circuit that can be detected.
도1은 종래의 저전압 검출회로도.1 is a conventional low voltage detection circuit diagram.
도2는 본 발명의 일 실시예를 보인 회로구성도.Figure 2 is a circuit diagram showing an embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명**** Description of the symbols for the main parts of the drawing
11,21:제1,제2 저전압 검출부 31:전원전압 검출부11, 21: first and second low voltage detector 31: power supply voltage detector
32:제어부 41:선택 출력부32: control unit 41: selection output unit
상기한 바와같은 본 발명의 목적을 달성하기 위한 저전압 검출회로는 저항비의 설정을 통해 전원전압 레벨의 범위에 따른 저전압을 각각 검출하는 다수의 저전압 검출부와; 상기 전원전압 레벨의 범위를 각각 검출하여 해당 전원전압 레벨의 범위에 따른 구동 제어신호를 각각 출력하는 전원전압 검출부와; 상기 전원전압 검출부의 구동 제어신호에 의해 상기 저전압 검출부의 출력신호를 선택 출력하는 선택출력부를 구비하여 구성된 것을 특징으로 한다.The low voltage detection circuit for achieving the object of the present invention as described above comprises a plurality of low voltage detection unit for detecting the low voltage according to the range of the power supply voltage level by setting the resistance ratio; A power supply voltage detector for detecting a range of the power supply voltage levels and outputting a driving control signal corresponding to the power supply voltage level; And a selection output unit configured to selectively output an output signal of the low voltage detection unit according to a driving control signal of the power supply voltage detection unit.
상기한 바와같은 본 발명에 의한 저전압 검출회로를 첨부한 도면을 일 실시예로 하여 상세히 설명하면 다음과 같다.Referring to the accompanying drawings of the low voltage detection circuit according to the present invention as described above in detail as an embodiment as follows.
도2는 본 발명의 일 실시예를 보인 회로구성도로서, 이에 도시한 바와같이 2가지의 전원전압 레벨(3V,5V)에 대한 저전압 검출회로를 도시하였다.FIG. 2 is a circuit diagram showing an embodiment of the present invention, and as shown therein, a low voltage detection circuit for two power supply voltage levels (3V and 5V) is shown.
먼저, 제1 저전압 검출부(11)는 전원전압(VDD)에 직렬접속된 저항성의 긴 채널 피모스 트랜지스터(PM11,PM12)와; 상기 피모스 트랜지스터(PM12)와 접지 사이에 병렬접속된 저항성의 긴 채널 엔모스 트랜지스터(NM11∼NM13,NM14∼NM16)와; 상기 피모스 트랜지스터(PM12)와 엔모스 트랜지스터(NM11∼NM13,NM14∼NM16)의 공통 접속점 출력을 반전하여 출력신호(OUT11)로 출력하는 저전압 검출 인버터(INV11)로 구성된다.First, the first low voltage detector 11 includes resistive long channel PMOS transistors PM11 and PM12 connected in series to a power supply voltage VDD; Resistive long channel NMOS transistors NM11 to NM13 and NM14 to NM16 connected in parallel between the PMOS transistor PM12 and ground; The PMOS transistor PM12 and the NMOS transistors NM11 to NM13 and NM14 to N16 have a low voltage detection inverter INV11 that inverts the output of the common connection point and outputs the output signal OUT11.
이때, 제1 저전압 검출부(11)는 전원전압(VDD) 레벨이 3V 일때의 저전압을 검출할 수 있도록 피모스 트랜지스터(PM12)와 엔모스 트랜지스터(NM11∼NM13,NM14∼NM16)의 공통 접속점 출력 레벨을 고려하여 저전압 검출 인버터(INV11)의 구동 범위를 설정한다.At this time, the first low voltage detector 11 detects the low voltage when the power supply voltage VDD level is 3 V. The common connection point output level of the PMOS transistor PM12 and the NMOS transistors NM11 to NM13 and NM14 to NM16 is detected. In consideration of this, the driving range of the low voltage detection inverter INV11 is set.
한편, 제2 저전압 검출부(21)는 상기 제1 저전압 검출부(11)와 회로구성은 동일하며, 제1 저전압 검출부(11)와는 달리 전원전압(VDD) 레벨이 5V 일때의 저전압을 검출할 수 있도록 저전압 검출 인버터(INV21)의 구동 범위를 설정한다.Meanwhile, the second low voltage detector 21 has the same circuit configuration as the first low voltage detector 11, and unlike the first low voltage detector 11, the second low voltage detector 21 can detect a low voltage when the power supply voltage VDD level is 5V. The drive range of the low voltage detection inverter INV21 is set.
그리고, 전원전압 검출부(31)는 전원전압(VDD)과 접지 사이에 직렬 접속된 저항(R31,R32)으로부터 전원전압(VDD)의 분배된 전압값을 일측에 입력받아 타측에 입력되는 3V의 기준전압(VREF31)과 비교하는 제1비교부(COMP31)와; 전원전압(VDD)과 접지 사이에 직렬 접속된 저항(R33,R34)으로부터 전원전압(VDD)의 분배된 전압값을 일측에 입력받아 타측에 입력되는 5V의 기준전압(VREF32)과 비교하는 제2비교부(COMP32)와; 상기 제1,제2비교부(COMP31,COPM32)의 출력신호를 저장함과 아울러 그 저장된 신호에 따른 구동 제어신호(EN31,EN32)를 출력하는 제어부(32)로 구성되며, 제어부(32)는 전원(power)이 인가되는 초기신호(RST)에 의해 초기화되며, 상기 제1,제2비교부(COMP31,COMP32)도 초기화 시킨다.In addition, the power supply voltage detector 31 receives a divided voltage value of the power supply voltage VDD from one of the resistors R31 and R32 connected in series between the power supply voltage VDD and the ground, and receives a 3V reference input to the other side. A first comparing unit COMP31 for comparing with the voltage VREF31; A second voltage input from one of the resistors R33 and R34 connected in series between the power supply voltage VDD and the ground to a reference voltage VREF32 of 5V input to the other side; A comparator (COMP32); The control unit 32 stores the output signals of the first and second comparators COMP31 and COPM32 and outputs the driving control signals EN31 and EN32 according to the stored signals. The power is initialized by the initial signal RST applied, and the first and second comparators COMP31 and COMP32 are also initialized.
그리고, 선택출력부(41)는 상기 제1 저전압 검출부(11)의 출력신호(OUT11)와 전원전압 검출부(31)의 구동 제어신호(EN31)를 앤드조합하여 출력신호(OUT41)로 출력하는 앤드게이트(AND41)와; 상기 제2 저전압 검출부(21)의 출력신호(OUT21)와 전원전압 검출부(31)의 구동 제어신호(EN32)를 앤드조합하여 출력신호(OUT42)로 출력하는 앤드게이트(AND42)로 구성된다.The select output unit 41 combines the output signal OUT11 of the first low voltage detection unit 11 and the drive control signal EN31 of the power supply voltage detection unit 31 to output the output signal OUT41. A gate AND41; The AND gate AND42 outputs an output signal OUT42 by combining the output signal OUT21 of the second low voltage detector 21 and the drive control signal EN32 of the power supply voltage detector 31.
상기한 바와같이 구성되는 본 발명에 의한 저전압 검출회로의 동작과정을 상세히 설명하면 다음과 같다.Referring to the operation of the low voltage detection circuit according to the present invention configured as described above in detail as follows.
먼저, 제1,제2 저전압 검출부(11,21)는 종래의 도1과 동일하게 동작하여 제1 저전압 검출부(11)는 전원전압(VDD)의 레벨이 3V일 경우에 대한 저전압을 검출하여 고전위 출력신호(OUT11)를 출력하고, 제2 저전압 검출부(12)는 전원전압(VDD)의 레벨이 5V일 경우에 대한 저전압을 검출하여 고전위 출력신호(OUT21)를 출력한다.First, the first and second low voltage detectors 11 and 21 operate in the same manner as in FIG. 1, and the first low voltage detector 11 detects a low voltage when the level of the power supply voltage VDD is 3V. The output signal OUT11 is output, and the second low voltage detection unit 12 detects a low voltage when the level of the power supply voltage VDD is 5V and outputs a high potential output signal OUT21.
한편, 전원전압 검출부(31)의 제1비교부(COMP31)는 전원전압(VDD)과 접지 사이에 직렬접속된 저항(R31,R32)으로부터 전원전압(VDD)의 분배된 전압값이 3V의 기준전압(VREF31)과 일치하면, 고전위 신호를 출력하고, 제2비교부(COMP32)는 전원전압(VDD)과 접지 사이에 직렬접속된 저항(R33,R34)으로부터 전원전압(VDD)의 분배된 전압값이 5V의 기준전압(VREF32)과 일치하면, 고전위 신호를 출력한다. 따라서, 제1,제2비교부(COMP31,COMP32)의 출력신호는 동시에 고전위가 될 수 없다.On the other hand, the first comparator COMP31 of the power supply voltage detector 31 has a divided voltage value of the power supply voltage VDD from the resistors R31 and R32 connected in series between the power supply voltage VDD and ground. When the voltage VREF31 matches, the high potential signal is output, and the second comparison unit COMP32 divides the power supply voltage VDD from the resistors R33 and R34 connected in series between the power supply voltage VDD and the ground. When the voltage value coincides with the reference voltage VREF32 of 5V, a high potential signal is output. Therefore, the output signals of the first and second comparators COMP31 and COMP32 cannot be at a high potential at the same time.
그리고, 제어부(32)는 상기 제1,제2비교부(COMP31,COPM32)의 출력신호를 저장함과 아울러 제1,제2비교부(COMP31,COPM32)의 출력신호중에 고전위인 신호에 대하여 선택적으로 구동 제어신호(EN31,EN32)를 고전위로 출력한다.In addition, the controller 32 stores the output signals of the first and second comparators COMP31 and COPM32 and selectively outputs the signals having high potential among the output signals of the first and second comparators COMP31 and COPM32. The drive control signals EN31 and EN32 are output at high potential.
한편, 선택출력부(41)는 앤드게이트(AND41)가 상기 제1 저전압 검출부(11)의 출력신호(OUT11)와 전원전압 검출부(31)의 구동 제어신호(EN31)를 앤드조합하여 출력신호(OUT41)로 출력하고, 앤드게이트(AND42)가 상기 제2 저전압 검출부(21)의 출력신호(OUT21)와 전원전압 검출부(31)의 구동 제어신호(EN32)를 앤드조합하여 출력신호(OUT42)로 출력함에 따라 전원전압(VDD)이 3V 또는 5V 일때에 그에 대한 저전압을 개별적으로 검출할 수 있게 된다.On the other hand, the select output section 41 has an AND gate AND41 which combines the output signal OUT11 of the first low voltage detector 11 and the drive control signal EN31 of the power supply voltage detector 31 to output an output signal ( Output to OUT41, and AND gate AND42 performs an AND combination of the output signal OUT21 of the second low voltage detector 21 and the drive control signal EN32 of the power supply voltage detector 31 to output signal OUT42. As a result, when the power supply voltage VDD is 3V or 5V, the low voltage thereof can be detected individually.
상기한 바와같은 본 발명의 일 실시예는 전원전압(VDD)이 3V 또는 5V일 때의 저전압 검출을 한정하여 설명하였지만, 필요에 따라 저전압 검출부를 추가하고, 전원전압 검출부의 구성을 확장하여 다양한 레벨의 전원전압(VDD)에 대한 저전압 검출을 실시할 수 있다.Although one embodiment of the present invention as described above has limitedly described the detection of low voltage when the power supply voltage VDD is 3V or 5V, the low voltage detection unit may be added as needed, and the configuration of the power supply voltage detection unit may be extended to various levels. The low voltage detection with respect to the power supply voltage VDD can be performed.
상기한 바와같은 본 발명에 의한 저전압 검출회로는 다양한 레벨의 전원전압을 사용하는 회로에서 각 전원전압에 따른 저전압 검출 시점을 설정하여 해당 전원전압의 저전압을 검출할 수 있게 됨에 따라 동작전압을 벗어나는 전원전압에 의한 오동작을 미연에 방지하여 시스템의 신뢰성을 향상시킴과 아울러 사용 편의를 제공하고, 또한 전원전압의 레벨에 따른 상태표시가 가능하여 휴대폰의 전지상태의 표시와 같은 분야에 응용할 수 있는 효과가 있다.In the low voltage detection circuit according to the present invention as described above, the low voltage of the corresponding power supply voltage can be detected by setting a low voltage detection time point according to each power supply voltage in a circuit using power supply voltages of various levels. It prevents malfunction due to voltage, improves the reliability of the system, provides convenience, and also enables the status display according to the level of power supply voltage. have.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000057369A KR100351990B1 (en) | 2000-09-29 | 2000-09-29 | Circuit for detecting low level voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000057369A KR100351990B1 (en) | 2000-09-29 | 2000-09-29 | Circuit for detecting low level voltage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020025498A KR20020025498A (en) | 2002-04-04 |
| KR100351990B1 true KR100351990B1 (en) | 2002-09-12 |
Family
ID=19691101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000057369A KR100351990B1 (en) | 2000-09-29 | 2000-09-29 | Circuit for detecting low level voltage |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100351990B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100882426B1 (en) * | 2002-06-24 | 2009-02-05 | 매그나칩 반도체 유한회사 | Circuit for Detecting Source Voltage |
| KR100812739B1 (en) * | 2006-08-16 | 2008-03-12 | 삼성전기주식회사 | Inspection device of radio frequency module and method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990085843A (en) * | 1998-05-22 | 1999-12-15 | 김영환 | Low voltage detection circuit |
| KR20000035580A (en) * | 1998-11-20 | 2000-06-26 | 가네꼬 히사시 | Voltage detecting circuit |
| KR20010056073A (en) * | 1999-12-14 | 2001-07-04 | 박종섭 | Variable low voltage level detection circuit |
-
2000
- 2000-09-29 KR KR1020000057369A patent/KR100351990B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990085843A (en) * | 1998-05-22 | 1999-12-15 | 김영환 | Low voltage detection circuit |
| KR20000035580A (en) * | 1998-11-20 | 2000-06-26 | 가네꼬 히사시 | Voltage detecting circuit |
| KR20010056073A (en) * | 1999-12-14 | 2001-07-04 | 박종섭 | Variable low voltage level detection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020025498A (en) | 2002-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8044950B2 (en) | Driver circuit usable for display panel | |
| US7436226B2 (en) | Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof | |
| JP3981539B2 (en) | Semiconductor integrated circuit device | |
| KR0152905B1 (en) | Internal voltage generating circuit of semiconductor memory apparatus | |
| US10249225B2 (en) | Overcurrent detection circuit | |
| KR950007462B1 (en) | Multimode input circuit | |
| EP0631269A2 (en) | Liquid crystal driving power supply circuit | |
| JP5482961B2 (en) | Semiconductor integrated circuit and semiconductor physical quantity sensor device | |
| US20070035180A1 (en) | Line driver circuit having means for stabilizing output signal | |
| KR100351990B1 (en) | Circuit for detecting low level voltage | |
| US7446577B2 (en) | Current driver with over-driving function in a semiconductor device | |
| US9007097B2 (en) | Key press detecting circuit and method for detecting the status of multiple keys through a single pin | |
| KR19980050807A (en) | Semiconductor circuit for generating high output voltage | |
| US6914457B2 (en) | Digital system with an output buffer with a switching current settable to load-independent constant values | |
| JPS60170320A (en) | Cmos output drive circuit | |
| KR100223849B1 (en) | Semiconductor memory device | |
| KR100569559B1 (en) | CMOS output buffer circuit | |
| US7859490B2 (en) | Current drive device | |
| EP1989780B1 (en) | Integrated circuit | |
| US5714898A (en) | Power supply control circuit | |
| KR100897294B1 (en) | Input buffer of semiconductor intergrated circuit | |
| KR100650195B1 (en) | CMOS input/output circuit | |
| US20040041597A1 (en) | Input and output port circuit | |
| KR200205171Y1 (en) | Data output buffer circuit | |
| KR100338960B1 (en) | Circuit for detecting of power fail |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050718 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |