KR890006236Y1

KR890006236Y1 - 히스테리시스 특성을 갖는 열차단 회로

Info

Publication number: KR890006236Y1
Application number: KR2019860011188U
Authority: KR
Inventors: 박승균
Original assignee: 주식회사금성사; 구자학
Priority date: 1986-07-29
Filing date: 1986-07-29
Publication date: 1989-09-18
Also published as: KR880003551U

Abstract

내용 없음.

Description

히스테리시스 특성을 갖는 열차단 회로

제1도는 종래의 열차단 회로.

제2도는 제1도에 따른 출력파형도.

제3도는 본 고안에 따른 히스테리시스 특성을 갖는 열차단회로.

제4도는 제3도에 따른 출력파형도.

* 도면의 주요부분에 대한 부호의 설명

1, 2 : IC동작회로도 R₁-R₁₄: 저항

ZD₁-ZD₂: 제너다이오우드 Q₁-Q₉: 트랜지스터

본 고안은 반도체 회로에 관한 것으로 특히 IC(직접회로)의 내부온도 변동으로 인해 발생되는 IC의 손상을 줄이는데 적당하도록 열차단(Thermal shutolown)회로에 관한 것이다.

종래의 열차단회로는 내부 온도의 상승시 온도 T₁℃에서 출력(V₀)이 로우(L) 상태가 되어 IC의 동작을 멈추어 IC의 온도를 하강시키고, 또한 V₁(T)<V_BE(ON)T가 되어 출력(Vo)은 하이상태로 되어서 IC는 정상동작을 하고, 다시 온도가 상승하여 IC의 동작을 멈추고, 온도를 하강시켜 다시 동작하는 것을 반복하므로서 발진을 일으켜 IC의 손상을 초래하였다.

따라서 본 고안은 IC의 온독상승하여 IC에 손상을 입힐 우려가 발생할 경우 IC의 동작을 중지시켜 IC를 보호하는데 그 목적이 있다.

종래의 회로구성을 제1도에 도시한 바에 따라 설명하면 다음과 같다. 공급전원(Vcc)은 저항(R₁)을 통해 트랜지스터(Q₁)의 베이스단에 연결되고, 상기한 트랜지스터(Q₁)의 베이스단은 제너다이오우드(ZD₁)를 통해 접지 접속되고 트랜지스터(Q₁)의 콜렉터 단은 공급전원단(Vcc)단에 연결되고, 그의 에미터단은 저항(R₂)(R₃)을 통해 접지 접속되고, 상기한 저항(R₂)(R₃)의 접속점은 트랜지스터(Q₂)의 베이스단에 접속되고, 트랜지스터(Q₂)의 에미터단은 접지 접속되고, 그의 콜렉터단은 저항(R₄)을 통하여 공급전원(Vcc)단에 연결되며, 또한 출력단(Vo) 통해 IC동작회로부(1)에 연결되는 구성이다.

상기한 회로 구서으이 동작설명을 제1도와 제2도에 도시한 바에 따라 설명하면 다음과 같다.

출력전압(Vo)이 하이 상태인 경우 IC동작 회로부(1)는 정상 동작을 하고, 출력전압(Vo)이 로우 상태인 경우에는 IC호로 동작부(1)의 동작을 중시시키도록 출력전압(Vo)을 정하여두고 저항(R₂)(R₃)의 접속점 전압(V₁)의 바이어스(bias) 전압의 관계식은

와 같다.

여기서 V₂는 저항(R₁)과 제너다이오우드(ZD)의 접속점의 전압이고, V_BE는 트랜지스터의 베이스단과 에미터단간의 전압이다.

이때 각 디바이스(Debice)의 온도 특성 관계식은 다음과 같다.

V₂=V₂(To)+α₁T 일때의 관계식에서는 온도에 따라 전압(v₂)이 증가하고, V_BE=V_BE(To)-α₂T일때의 관계식에는 온도에 따라 전압(V_BE감속하고, R=RTo(1+α(T-To)의 관계식이 성립된다.

즉 상온에서 전압(V₁)의 값을 V₁<V_BE상태로 두면 트랜지스터(Q₂)는 오프(off)되어 공급전원(Vcc)이 출력단(Vo)을 통해 하이상태가 출력되어, IC동작회로부(1)를 정상동작시키고, 또한 전압(V₁(T))은 일정 온도(T₁)에서는 V₁(T)>V_BE(T)의 상태가 되어, 트랜지스터(Q₂)를 구동시켜 출력단(Vo)의 로우상태가 IC 동작회부(1)를 멈추게 된다.

따라서 온도 상승시 온도(T₁℃)에서 출력단(Vo)이 로우 상태가 되어 IC동작회로부(1)를 멈추고, 이때 다시 V₁(T)<V_BE(T)상태가 되어 출력단(Vo)은 하이 상태가 되어 IC 동작 회로부(1)는 정상 동작을 하고, 온도는 다시 상승하여 IC 동작 회로부(1)를 멈추었다가 다시 동작시킴을 반복하므로서 IC의 내부 온도변화로 인해 발생되는 발진으로 IC의 손상을 초래하였다.

따라서 본 고안의 회로 구성을 제3도에 도시한 바에 따라 설명하면 다음과 같다.

IC동작회로부(2)의 입력단은 저항(R₅)을 통해 트랜지스터(Q₃)의 에미터단에 연결되고 또한 트랜지스터(Q₃)의 콜렉터단에 접속되고, 에미터 접지의 트랜지스터(Q₃)의 베이스단은 저항(R₆)(R₈)을 통해 트랜지스터(Q₇)의 베이스단에 접속되고, 상기한 저항(R₆)(R₇)의 접속점은 저항(R₇)을 통해 접지접속되고, 또한 트랜지스터(Q₄)의 콜렉터단에 접속되고, 트랜지스터(Q₁)의 베이스단은 트랜지스터(Q₅)의 베이스단에 연결되며, 또한 저항(Q₉)을 통해 트랜지스터(Q₆)의 콜렉터단에 접속되고, 트랜지스터(Q₈)의 베이스단과 콜렉터단은 공통접속되고, 트랜지스터(Q₄)(Q₅)의 에미터단은 공통접속 되어 트랜지스터(Q₉)의 에미터단에 접속되고, 트랜지스터(Q₇)의 에미터단은 접속되고, 그의 콜렉터단은 저항(R₁₀)을 통해 트랜지스터(Q₉)의 에미터단에 접속되고, 또한 트랜지스터(Q₈)의 베이스단에 연결되고 에미터 접지의 트랜지스터(Q₈)의 콜렉터단은 저항(R₁₃)을 통해 접지 접속되고 또한 저항(R₁₂)(R₁₁)을 통해 트랜지스터(Q₉)의 에미터단에 연결하고, 상기한 저항(R₁₁)(R₁₂)의 접속점은 트랜지스터(Q₆)이 베이스단에 접속되고, 트랜지스터(Q₉)의 콜렉터단은 공급전원(Vcc)단에 연결되고, 그의 베이스단은 저항(R₁₄)을 통해 공급전원(Vcc)단과 연결되고, 또한 제너다이오우드(ZD₂)를 통해 접지접속되는 구성이다.

상기한 회로 구성의 동작 설명을 제3도와 제4도에 도시한 것으로 설명하면 다음과 같다.

저항(R₁₁)(R₁₂)의 접속점 전압(V₁)의 바이어스 관계식은 V₁=(V₂-V_BE), (R₁₂+R₁₃)/(R₁₁+R₁₂+R₁₃)이고, V_BE(T)=V_BE(To)-α(T-To)이다.

상온에서 전압(V₁)이 V_BE(T)>인 경우 트랜지스터(Q₆)는 오프되고 전류미터형 트랜지스터(Q₄)(Q₅)로 오프되어 따라서 트랜지스터(Q₃)(Q₇) 또한 오프된다.

따라서 트랜지스터(Q₃)의 콜렉터단인 출력단(Vo)에는 하이상태가 출력되어 IC 동작회로부(2)은 정상 동작을 하고, 또한 트랜지스터(Q₃)는 포화(Saturation) 상태가 되어 전압(V₁)의 관계식은

V₁'=V₂(T)-V_BE(T)+R₈/(R₇+R₈)+V_CE(sat)Q_E…이 된다.

즉, 온도가 상승하는 경우에는 전압(Vz)은 증가하고, 전압(V_BE)은 감소하고 전압(V_CE(sat)의 값을 증가하므로, 상기한 식 (①)에서 전압(V₁')의 값은 계속 증가하게 되고, 전압(V_BE(ON))의 값은 감소하여 일정한 온도(T₁:V₁'(T)V_BE(T))에서 트랜지스터(Q₆)은 "온"되고, 트랜지스터(Q₈)의 콜렉터단에 로우상태가 전류미터형 트랜지스터(Q₄)(Q₅)를 온시키고, 따라서 트랜지스터(Q₃)(Q₇)를 온시키게 된다.

따라서 트랜지스터(Q₃)의 콜렉터단인 출력단(Vo)에 로우상태가 출력되어 IC 동작회로부(2)를 비구동시킨다.

이때 트랜지스터(Q₂)는 차단(CUT off)되므로 전압(V₁)의 관계식은

V₁={V₂(T)-V_BE(T)}·(R₈+R₉)/(R₇+R₈+R₉)…②와 같다.

온도가 하강하는 경우에는 전압(V₁)을 감소하고, 전압(V_BE(on)은 증가하여 일정한 온도(T₂:V₁CT)V_BE(T)에서 트랜지스터(Q₆)는 오프되어 출력단(Vo)하이상태가 IC동작 회로부(2)를 다시 정상 동작하도록하고, 상기한 ①②식에서 V₁'<V₁으로 설정하여, 제4도에 도시한 바와 같이 T₁>T₂가 되도록 하여 온도에 관한 히스테리시스(hysterisis)현상을 갖도록 한다.

따라서 열차단 온도(T₂)에서 발생되는 발진현상을 방지하여 IC의 손상을 방지시켜 IC의 신뢰성을 증진시키는데 기여한다.

Claims

트랜지스터(Q₃)(Q₉), 저항(R₅)(R₆)(R₁₄), 제너다이오우드(ZD₂)를 포함한 열차단 회로에 있어서, 트랜지스터(Q₉)의 에미터단에 저항(R₁₁)(R₁₂)(R₁₃)을 직렬연결시켜 접지접속시키고, 저항(R₁₁)(R₁₂)의 접속점은 에미터단이 접지 접속된 트랜지스터(Q₆)의 베이스단에 접속되고, 저항(R₁₂)(R₁₃)의 접속점은 에미터단이 접지접속된 트랜지스터(Q₈)의 콜렉터단에 접속되고, 그의 베이스단은 저항(R₁₀)을 통해 트랜지스터(Q₉)의 에미터단에 접속되고, 또한 에미터단이 접지 접속된 트랜지스터(Q₇)의 콜렉타단에 접속되고, 트랜지스터(Q₇)의 베이스단은 저항(Q₈)(R₇)을 통해 접지접속되고, 또한 트랜지스터(Q₄)(Q₅)로 구성된 전류미터형 트랜지스터(Q₄)의 콜렉터단에 접속되고, 트랜지스터(Q₆)의 콜렉터단은 저항 (R₇)을 통해 전류미터형 트랜지스터(Q₅)의 콜렉터단에 접속되어 구성된 것을 특징으로 하는 히스테리시스 특성을 갖는 열차단 회로.