KR890005453Y1 - Field detecting circuit - Google Patents

Field detecting circuit Download PDF

Info

Publication number
KR890005453Y1
KR890005453Y1 KR2019850013599U KR850013599U KR890005453Y1 KR 890005453 Y1 KR890005453 Y1 KR 890005453Y1 KR 2019850013599 U KR2019850013599 U KR 2019850013599U KR 850013599 U KR850013599 U KR 850013599U KR 890005453 Y1 KR890005453 Y1 KR 890005453Y1
Authority
KR
South Korea
Prior art keywords
output
field
signal
pulse
flop
Prior art date
Application number
KR2019850013599U
Other languages
Korean (ko)
Other versions
KR870007555U (en
Inventor
정민형
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR2019850013599U priority Critical patent/KR890005453Y1/en
Publication of KR870007555U publication Critical patent/KR870007555U/en
Application granted granted Critical
Publication of KR890005453Y1 publication Critical patent/KR890005453Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/284—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator monostable

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.No content.

Description

필드(Field) 판별회로Field discrimination circuit

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 본 고안의 각부 파형도.2 is a waveform diagram of each part of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

M : 단안정 멀티바이브레이터 FF : 플립플롭M: Monostable Multivibrator FF: Flip-Flop

NA : 낸드게이터 I : 인버터NA: Nand Gator I: Inverter

C1-C3: 콘덴서 R1, R2: 저항C 1 -C 3 : capacitor R 1 , R 2 : resistance

MP : 단안정 멀티바이브레이터의 출력펄스 VIP : 낸드게이트의 출력 펄스MP: Output pulse of monostable multivibrator VIP: Output pulse of NAND gate

th : 수평동기신호의 펄스폭 tw : 단안성 멀티바이브레이터의 출력펄스폭th: Pulse width of horizontal synchronous signal tw: Output pulse width of monocular multivibrator

tp : 수직색인 신호의 펄스폭 V : 수직동기신호tp: pulse width of vertical index signal V: vertical synchronization signal

H : 수평동기신호 5 : 미분회로H: Horizontal synchronization signal 5: Differential circuit

본 고안은 복합 영상 신호에서 수평동기 신호와 수직동기 신호의 시간축상의 위치 관계를 이용하여 영상신호의 필드를 판별하는 필드 판별회로에 관한 것이다.The present invention relates to a field discrimination circuit for discriminating a field of a video signal by using a positional relationship on a time axis of a horizontal sync signal and a vertical sync signal in a composite video signal.

영상신호를 디지탈 처리하여 응용하는 각종 영상기기에 있어서 디지탈 변화된 신호를 필드 메모리에 입력하고 추출하는 과정에서 입력된 영상신호가 우수 필드의 내용인가, 기수필드의 내용인가를 판별해줄 필요가 있는 것이었다.In various video apparatuses that apply and process digital video signals, it is necessary to determine whether the input video signal is the contents of the even field or the odd field in the process of inputting and extracting the digitally changed signal into the field memory.

즉, 비월주사 방식의 텔레비젼에서는 우수필드 신호의 첫부분이 화면의 중앙에 오게되므로 필드 판별이 어긋나게 되면 비정상적인 화면이 재생되는 것이다.That is, in the interlaced television, the first part of the even field signal is at the center of the screen, and when the field is discriminated, the abnormal screen is reproduced.

따라서 필드의 기, 우수 판별을 위해서 종래에는 수평동기를 계수하여 262.5H를 계수한 점에서 등화 펄스의 존재 유무로 기, 우수필드를 판별하였으나 262.5H를 계수하기 위한 계수회로가 복잡하여지고 등화 펄스를 추출해 내기 위하여 별도의 등기 발생회로가 필요하게 되는 단점이 있었다.Therefore, in order to discriminate the field and even field, conventionally, the horizontal synchronous counts and counts 262.5H, so the presence and equalization pulses are used to determine the field and even field, but the counting circuit for counting 262.5H becomes complicated and the equalization pulse There was a disadvantage in that a separate registration generating circuit is required to extract the.

본 고안은 이러한 점을 감안하여 계수 회로를 사용치 않고 또한 등화 펄스의 추출도 필요없는 간단한 회로로써 수평동기 신호와 수직동기 신호의 시간축상의 위치관계를 이용하여 기, 우수 필드를 판별하도록 한 필드 판별회로에 관한 것이다.In view of this, the present invention is a simple circuit that does not use the counting circuit and does not need to extract the equalization pulse. The field discrimination is performed by using the positional relationship between the horizontal synchronization signal and the vertical synchronization signal on the time axis. It is about a circuit.

이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.

복합 영상 신호로 부터 분리시킨 수직동기 신호(V)가 저항(R2)과 콘덴서(C2)로 구성된 미분회로(5)와 클립핑다이오드(D)를 거쳐 단안정 멀티바이브레이터(M)에 트리거 펄스로 인가되게 구성하고 이 트리거펄스에 의한 단안정멀티 바이브레이터(M)의 출력펄스(MP)는 낸드게이트(NA)의 일측 입력에 인가되게 구성하며 낸드게이트(NA)의 타측 입력에는 수평동기신호(H)가 인가되도록 구성한다.The vertical synchronous signal (V) separated from the composite video signal is triggered by a monostable multivibrator (M) via a differential circuit (5) consisting of a resistor (R 2 ) and a capacitor (C 2 ) and a clipping diode (D). The output pulse MP of the monostable multi-vibrator M by this trigger pulse is applied to one input of the NAND gate NA, and the horizontal synchronization signal is applied to the other input of the NAND gate NA. H) is configured to be applied.

그리고 낸드게이트(NA)의 출력펄스(VIP)는 플립플롭(FF)의 클리어단자(CLR)에 인가되게 구성하고 플립플롭(FF)의 클럭단자(CK)에는 수직동기신호(V) 가 인버터(I)를 통하여 반전된 후 콘덴서(C3)를 통하여 인가되게 구성하며 플립플롭(FF)의 출력단자(Q) 출력은 기수필드 메모리의 라이트 인에이블(Write Enable) 단자()에 인가되게 구성하고 출력단자()의 출력은 우수필드 메모리의 라이트 인에이블단자()에 인가되게 구성한 것이다.The output pulse VIP of the NAND gate NA is applied to the clear terminal CLR of the flip-flop FF, and the vertical synchronization signal V is applied to the clock terminal CK of the flip-flop FF. It is configured to be inverted through I) and applied through the condenser C 3. The output terminal Q of the flip-flop FF is output to the write enable terminal of the radix field memory. ) Is applied to the output terminal ) Output is the write enable terminal () of the even field memory. It is configured to be applied to).

즉 본 고안은 수직동기신호(V)에 의하여 트리거되는 단안정 멀티바이브레이터(M)의 출력펄스(MP)와 수평동기신호(H)를 낸드게이트(NA)에 입력하여 얻어진 출력펄스(VIP)에 의하여 클리어되고 수직동기신호(V)를 클럭으로 사용하는 플립플롭(FF)의 출력단자(Q)() 출력을 기, 우수 필드 메모리의 라이트 인에이블단자()()에 인가하므로써 기수 및 우수필드에 있어서 각각 그에 맞는 필드 메모리에 데이타가 저장되도록 구성한 것이다.That is, according to the present invention, the output pulse MP and the horizontal synchronization signal H of the monostable multivibrator M triggered by the vertical synchronization signal V are input to the NAND gate NA. Output terminal Q of the flip-flop FF, which is cleared by a clock and uses the vertical synchronization signal V as a clock ( Write enable terminal of even field memory ) ( ), The data is stored in the field memory corresponding to the odd and even fields respectively.

이와 같이 구성된 본 고안에서의 펄스 파형은 제2도에서와 같으며 이때 기수필드에 있어서는 수직동기신호(V)의 폴링엣지(FALLING EDGE)와 수평동기신호(H)의 라이징엣지(RISING EDGE)가 동일시간 축상에 있고 우수 필드에 있어서는 수직동기신호(V)의 폴링엣지(FALLING EDGE)와 수평동기 신호(H)의 라이징엣지(RISING EDGE)간에 약간의 시간차 (약 32㎲)가 있음을 알수 있게 되는데 본 고안은 이러한 시간차에 의한 간격을 이용하여 필드를 판별하는 것으로 입력되는 복합 영상 신호로 부터 분리한 수직동기 신호(V)를 콘덴서(C2)와 저항(R2)으로 구성된 미분회로(5)에서 미분하고 미분된 펄스중 부전위 펄스를 클립핑 다이오드(D)로써 클립핑시킨후 단안정 멀티바이브레이터(M)에 트리거 펄스로 인가시킨다.The pulse waveform of the present invention configured as described above is the same as in FIG. 2, wherein in the radix field, the falling edge of the vertical synchronization signal V and the rising edge of the horizontal synchronization signal H are On the same time axis and in the even field, there is a slight time difference (approximately 32 ms) between the falling edge of the vertical synchronizing signal (V) and the rising edge of the horizontal synchronizing signal (H). The present invention distinguishes a field by using a time difference interval, and a differential circuit (5) consisting of a capacitor (C 2 ) and a resistor (R 2 ) is a vertical synchronous signal (V) separated from an input composite video signal. The negative potential pulses of the differentiated and differentiated pulses) are clipped with the clipping diode D and then applied to the monostable multivibrator M as a trigger pulse.

이러한 트리거 펄스에 의하여 단안정 멀티바이브레이터(M)에서는 (tw)의 폭을 갖는 펄스(MP : 제2도 참조)가 출력도게 된다.This trigger pulse causes the monostable multivibrator M to output a pulse (MP: see FIG. 2) having a width of (tw).

이때 제2도에서와 같이 단안정 멀티바이브레이터(M)의 출력펄스폭(tw)이 수평동기 펄스폭(th)보다 크도록(tw＞th)설정한다.At this time, as shown in FIG. 2, the output pulse width tw of the monostable multivibrator M is set to be larger than the horizontal synchronization pulse width th (tw> th).

이러한 단안정 멀티바이브레이터(M)의 출력펄스(MP)와 수평동기신호(H)를 낸드게이트(NA)의 입력측에 인가시키게 되면 낸드게이트(NA)의 출력측에는 제2도의 출력(VIP)과 같은 기수필드에서만 좁은폭의 로우레벨(LOW level) 펄스가 나타나는 파형이 출력된다. 즉 낸드게이트(NA)의 출력측으로는 기수필드에서만 수평동기 신호의 펄스폭(th)과 거의 같은 좁은폭(tp)의 로우레벨 펄스(VIP)가 출력되는 것이다.When the output pulse MP and the horizontal synchronization signal H of the monostable multivibrator M are applied to the input side of the NAND gate NA, the output side of the NAND gate NA is the same as the output VIP of FIG. The waveform in which the narrow low level pulses appear only in the odd field is output. In other words, a low level pulse VIP having a narrow width tp substantially equal to the pulse width th of the horizontal synchronization signal is output to the output side of the NAND gate NA.

그리고 이러한 낸드게이트(NA)의 출력펄스(VIP)를 플립플롭(FF)의 클리어단자(CLR)에 인가시키고 플립플롭(FF)의 클럭단자(CK)에는 수직동기신호(V)가 인버터(I)를 통하여 반전되고 콘덴서(C3)로 확장되어 인가되면 플립플롭(FF)의 출력단자(Q) 출력은 기수필드에서 "0", 우수필드에서 "1"로 출력되고 출력단자()의 출력은 이와 반대로 기수필드에서 "1", 우수필드에서 "0"로 출력되게 된다.The output pulse VIP of the NAND gate NA is applied to the clear terminal CLR of the flip-flop FF, and the vertical synchronization signal V is applied to the clock terminal CK of the flip-flop FF. When inverted through the capacitor and extended to the capacitor C 3 , the output of the output terminal Q of the flip-flop FF is outputted as "0" in the odd field and "1" in the even field, and the output terminal ( In contrast, the output of) is output as "1" in the odd field and "0" in the even field.

따라서 플립플롭(FF)의 출력단자(Q) 출력은 기수필드 메모리의 라이트 인에이블단자()에 인가시키고 출력단자() 출력은 우수필드 메모리 라이트 인에블단자()에 인가시킴으로써 각 필드 메모리의 데이터 저장 동작을 제어하게 된다.Therefore, the output terminal Q of the flip-flop FF outputs the write enable terminal of the radix field memory. ) And output terminal ( ) Output is even field memory write enable terminal ), The data storage operation of each field memory is controlled.

그러므로 플립플롭(FF)의 출력단자(Q)() 출력을 기수, 우수필드 메모리의 라이트 인에이블단자()()에 인가시키게 되면 기수필드에서는 출력단자(Q)의 출력 "0"에 의하여 기수필드 메모리가 인에이블되고 우수필드 메모리는 출력단자()의 출력 "1"에 의하여 디스에이블 되게 되고 우수필드에서는 "0"에 의하여 인에이블되게 되므로 기수필드의 데이타는 기수필드 메모리에 저장시키고 우수필드의 데이타는 우수필드 메모리에 정확히 저장시키게 된다.Therefore, the output terminal Q of the flip-flop FF ( Write enable terminal for even field memory ) ( ), The radix field memory is enabled by the output "0" of the output terminal Q in the radix field, and the even field memory is output terminal ( The output of " 1 " is disabled and the even field is enabled by " 0 ". Thus, the data of the odd field is stored in the odd field memory, and the data of the even field is correctly stored in the even field memory.

이상에서와 같이 본 고안은 수직동기 신호(V)에 의하여 트리거 되는 단안정 멀티바이브레이터(M)의 출력과 수평동기신호(H)를 낸득게이트(NA)에 입력하여 얻어진 출력펄스(VIP)에 의하여 클리어되고 수직동기신호(V)를 클럭으로 사용하는 플립플롭(FF)의 출력(Q)()을 기, 우수필드 메모리의 라이트 인에이블단자()()에 각각 인가함으로써 기수 및 우수필드에 있어서 각각 그에 맞는 필드 메모리에 데이타가 정확히 저장되는 것이다.As described above, the present invention is based on the output of the monostable multivibrator M triggered by the vertical synchronization signal V and the output pulse VIP obtained by inputting the horizontal synchronization signal H to the induction gate NA. Output Q of the flip-flop FF that is cleared and uses the vertical synchronization signal V as a clock ( ), The write enable terminal of the superior field memory ( ) ( ), The data is correctly stored in the field memory corresponding to the odd and even fields respectively.

따라서 영상신호를 디지탈 처리하여 응용하는 영상기기에 있어서, 각각의 필드 데이타를 저장하는 필드메모리를 복합영상 신호에서 수평동기 신호와 수직동기 신호의 시간축상의 위치관계를 이용하여 간단하게 필드를 판별시켜 주므로써 각각의 필드데이터가 그에 맞는 필드 메모리에 정확히 저장되며 계수회로 및 등화펄스의 추출을 위해 별도의 동기발생 회로도 필요없게 되는 효과가 있는 것이다.Therefore, in a video device that applies a digital signal to a video signal, a field memory for storing each field data can be easily identified by using a positional relationship on a time axis of a horizontal sync signal and a vertical sync signal in a composite video signal. Therefore, each field data is accurately stored in the corresponding field memory, and there is no need for a separate synchronization circuit for extracting the counting circuit and the equalizing pulse.

Claims (1)

수직동기 신호(V)를 미분시키는 미분회로(5)의 출력으로 트리거되는 단안성 멀티바이브레이터(M)와, 상기 단안정 멀티바이브레이터(M)의 출력펄스(MP)와 수평동기신호(H)를 합성시키는 낸드게이트(NA)와, 상기 낸드게이트(NA)의 출력펄스(VIP)로 클리어되고 인버터(I)에서 반전시킨 수직동기 신호(V)가 클럭신호로 인가되고 플립플롭(FF)과, 상기 플립플롭(FF)의 출력단자(Q)()출력을 기수, 우수 필드 메모리의 라이트 인에이블단자()()에 인가되게 구성시킨 필드 판별회로.The monostable multivibrator M triggered by the output of the differential circuit 5 which differentiates the vertical synchronizing signal V, the output pulse MP and the horizontal synchronizing signal H of the monostable multivibrator M A NAND gate (NA) to be synthesized, a vertical synchronization signal (V) cleared with the output pulse (VIP) of the NAND gate (NA) and inverted by the inverter (I) is applied as a clock signal, and a flip-flop (FF), Output terminal Q of the flip-flop FF ( Write enable terminal for even field memory ) ( Field discrimination circuit configured to be applied to
KR2019850013599U 1985-10-16 1985-10-16 Field detecting circuit KR890005453Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850013599U KR890005453Y1 (en) 1985-10-16 1985-10-16 Field detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850013599U KR890005453Y1 (en) 1985-10-16 1985-10-16 Field detecting circuit

Publications (2)

Publication Number Publication Date
KR870007555U KR870007555U (en) 1987-05-13
KR890005453Y1 true KR890005453Y1 (en) 1989-08-18

Family

ID=19245940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850013599U KR890005453Y1 (en) 1985-10-16 1985-10-16 Field detecting circuit

Country Status (1)

Country Link
KR (1) KR890005453Y1 (en)

Also Published As

Publication number Publication date
KR870007555U (en) 1987-05-13

Similar Documents

Publication Publication Date Title
US4792852A (en) Vertical synchronizing signal detection circuit
CA2039309A1 (en) Odd/even field detector for video signals
KR890005453Y1 (en) Field detecting circuit
NL8102509A (en) METHOD AND APPARATUS FOR ACCURATE SEPARATION OF A VERTICAL SYNCHRONIZATION SIGNAL FROM A COMPOSITE SYNCHRONIZATION SIGNAL
JPS648952B2 (en)
US5646700A (en) Simultaneous write/read control apparatus for first-in-first-out memory
KR0160119B1 (en) Blanking and field signal detection circuit
JPS6216682A (en) Synchronizing separator circuit
KR0139790B1 (en) Field identification signal generating circuit
JPS6231286A (en) Field discriminating device for interlace video signal
JPH0526857Y2 (en)
JPH0445341Y2 (en)
JPS5930371A (en) Synchronizing signal processing circuit
KR960004815B1 (en) Osd character anti-shaking circuit of monitor
KR930010358B1 (en) Video disc data separating circuit
JPH0234510B2 (en)
JP3013357B2 (en) Video signal identification circuit and image equipment
JP2743041B2 (en) Image display device
KR840001114Y1 (en) Feld dectecting circuit in video signal
JPS597264B2 (en) Suiheidoukishingokenshiyutsusouchi
JPH0193266A (en) Separation device for composite synchronizing signal
KR920022087A (en) Vertical synchronization processing circuit
JPS6151473B2 (en)
JPH04241578A (en) Field identification signal generating circuit for video signal
JPH01117592A (en) Nonstandard signal discrimination circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee