KR0160119B1 - Blanking and field signal detection circuit - Google Patents
Blanking and field signal detection circuit Download PDFInfo
- Publication number
- KR0160119B1 KR0160119B1 KR1019900020344A KR900020344A KR0160119B1 KR 0160119 B1 KR0160119 B1 KR 0160119B1 KR 1019900020344 A KR1019900020344 A KR 1019900020344A KR 900020344 A KR900020344 A KR 900020344A KR 0160119 B1 KR0160119 B1 KR 0160119B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- blanking
- signal generator
- blanking signal
- generator
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/24—Blanking circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Television Systems (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
본 발명은 NTSC복합동기신호를 이용한 블랭킹신호 및 필드구별신호검출회로에 관한 것으로, 종래에는 단안정멀티바이브레이터와 수동소자인 저항, 콘덴서를 사용하여 블랭킹신호와 필드구분신호를 검출하였으나 NTSC신호의 디지틀 프로세싱을 정밀하게 수행할 수 있는 블랭킹신호 및 필드구별신호를 검출할 수 없었다. 따라서 본 발명은 비능동신호생성부(100)와, 수평블랭킹신호발생부(200)와, 수직블랭킹신호발생부(300)와, 필드구분신호발생부(400)와, 그리고 복합블랭킹신호발생부(500)로 구성하여 복합동기신호에 포함된 잡음신호에 방해를 받지 않고 온도변화에 따른 수동소자값의 변화에 무관한 블랭킹신호 및 필드구별신호를 검출하여 NTSC신호의 디지틀프로세싱을 정밀하게 수행할 수 있도록 하였다.The present invention relates to a blanking signal and a field discrimination signal detection circuit using an NTSC composite synchronous signal. In the related art, a blanking signal and a field discrimination signal are detected using a monostable multivibrator, a passive element resistor, and a capacitor. The blanking signal and the field discrimination signal which could perform the processing precisely could not be detected. Accordingly, the present invention provides a non-active signal generator 100, a horizontal blanking signal generator 200, a vertical blanking signal generator 300, a field separation signal generator 400, and a composite blanking signal generator 500 to detect the blanking signal and the field discrimination signal irrespective of the change of passive element value according to the temperature change without disturbing the noise signal included in the composite synchronous signal, thereby precisely performing the digital processing of the NTSC signal. To make it possible.
Description
제1도는 본 발명의 의한 블랭킹신호 및 필드 구별신호 검출회로의 일 실시예시도.1 is a view showing an embodiment of a blanking signal and field discrimination signal detecting circuit according to the present invention.
제2도의 (a)(b)(c)(d)는 제1도에 따른 블랭킹신호 및 필드 구별신호 검출회로의 타이밍도.(A) (b) (c) (d) of FIG. 2 is a timing diagram of the blanking signal and field discrimination signal detecting circuit according to FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100 : 비능동신호 생성부 200 : 수평 블랭킹신호 발생부100: non-active signal generator 200: horizontal blanking signal generator
300 : 수직 블랭킹신호 발생부 400 : 필드구분신호 발생부300: vertical blanking signal generator 400: field separation signal generator
500 : 복합 블랭킹신호 발생부500: composite blanking signal generator
본 발명은 NTSC복합동기신호를 이용한 블랭킹신호 및 필드구별신호 검출회로에 관한 것으로, 특히 디지틀 비데오 기기에 있어서 NTSC 신호의 디지틀 프로세싱시에 디지틀 카운터를 이용하여 기준신호인 블랭킹신호와 필드구별신호를 검출하는 블랭킹신호 및 필드구별신호 검출회로에 관한 것이다.The present invention relates to a blanking signal and a field discrimination signal detecting circuit using an NTSC composite synchronous signal. In particular, a digital video device detects a blanking signal and a field discriminating signal as reference signals by using a digital counter during digital processing of an NTSC signal. A blanking signal and a field discrimination signal detection circuit are provided.
NTSC(National Television System Committee)신호를 디지틀 프로세싱하기 위해서는 블랭킹신호와 필드구별신호를 검출하여야 하는바, 종래에는 단안정 멀티바이브레이터와 수동소자인 저항, 콘덴서를 사용하여 블랭킹 신호와 필드구분신호를 검출하였다.In order to digitally process NTSC (National Television System Committee) signals, blanking signals and field discrimination signals must be detected. In the past, blanking signals and field discrimination signals were detected using monostable multivibrators, passive elements, resistors, and capacitors. .
그런데, 74LS123과 같은 단안정 멀티바이브레이터는 엣지 트리거이므로 NTSC 신호에 실려 있는 잡음신호도 트리거링되어 증폭됨으로써 오동작을 일으키게 된다.However, since the monostable multivibrator such as 74LS123 is an edge trigger, the noise signal contained in the NTSC signal is also triggered and amplified to cause a malfunction.
또한, 수동소자인 저항, 콘덴서를 사용하여 시변수를 조정하게 되는데, 이와 같은 수동소자는 온도변화에 의해서 정밀한 시변수 조종이 이루어지지 못하기 때문에 동작 특성이 변동하게 되어 NTSC신호의 디지틀 프로세싱을 정밀하게 수행할 수 없는 문제점이 있었다.In addition, the time variable is adjusted by using passive elements such as resistors and capacitors. Since the precise time variable is not controlled by temperature change, the operating characteristics are changed, so the digital processing of NTSC signal is precise. There was a problem that could not be done.
따라서 본 발명은 상기 문제점을 해결하기 위하여 창출한 것으로서 디지틀 카운터를 사용함으로써, NTSC 복합동기 신호로부터 잡음신호와 온도변화에 관계없이 타이밍이 정확한 블랭킹신호와 필드구별신호를 검출하여 NTSC신호의 디지틀 프로세싱을 정밀하게 수행할 수 있는 블랭킹신호 및 필드구별신호 검출회로를 제공하는데 그 목적이 있다.Therefore, the present invention has been made to solve the above problems, and by using a digital counter, digital processing of NTSC signals is performed by detecting blanking signals and field discriminating signals with accurate timing regardless of noise signals and temperature changes. It is an object of the present invention to provide a blanking signal and a field discrimination signal detection circuit that can be precisely performed.
상기 목적을 달성하기 위하여 본 발명은, 복합동기신호를 받아서 수평동기신호를 발생시킬 때 비능동상태가 되는 신호를 생성시키는 비능동신호생성부와; 상기 비능동 신호생성부에서 생성된 비능동신호를 입력하여 수평블랭킹신호를 출력시키는 수평블랭킹신호발생부와; 상기 비능동 신호생성부에서 발생하는 수평동기신호와 수평블랭킹신호 발생부에서 출력되는 수평블랭킹신호를 받아서 수직블랭킹신호를 발생하는 수직블랭킹신호발생부와; 상기 수직블랭킹신호발생부에서 발생하는 수직동기신호의 등화펄스 개수를 카운트하여 필드구분신호를 출력시키는 필드구분신호발생부와; 상기 수평블랭킹신호발생부와 수직블랭킹신호 발생부의 각 출력신호를 받아서 복합블랭킹신호를 출력하는 복합블랭킹신호발생부를 포함함을 특징으로 한다.In order to achieve the above object, the present invention includes a non-active signal generation unit for generating a signal which becomes a non-active state when receiving a composite synchronous signal and generating a horizontal synchronous signal; A horizontal blanking signal generator for inputting a non-active signal generated by the non-active signal generator and outputting a horizontal blanking signal; A vertical blanking signal generator for receiving a horizontal synchronous signal generated by the inactive signal generator and a horizontal blanking signal output from the horizontal blanking signal generator and generating a vertical blanking signal; A field division signal generator for counting the number of equalization pulses of the vertical synchronization signal generated by the vertical blanking signal generator and outputting a field division signal; And a composite blanking signal generator for receiving the respective output signals of the horizontal blanking signal generator and the vertical blanking signal generator, and outputting a composite blanking signal.
이하 첨부한 도면을 참조하여 본 발명을 상세히 기술하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명에 의한 블랭킹신호 및 필드구별신호 검출회로의 일 실시예시도이다.1 is a view showing an embodiment of a blanking signal and field discrimination signal detecting circuit according to the present invention.
제1도에 의하면, 비능동신호 생성부(100)는 복합동기신호(C.sync)에서 수평동기신호를 인출할 때 비능동상태가 되는 신호가 생성되도록 카운터(110,120,130,140)들과 인버터(111,112,141)들로 구성된다.Referring to FIG. 1, the non-active signal generator 100 generates counters 110, 120, 130, and 140 and inverters 111, 112, and 141 to generate a signal that becomes inactive when the horizontal sync signal is extracted from the composite sync signal C.sync. It consists of
수평블랭킹신호발생부(200)는 상기 비능동신호생성부(100)에서 생성된 비능동신호를 입력하여 수평블랭킹신호(H.blank)가 발생되도록 카운터(210,220) 및 인버터(221)로 구성된다.The horizontal blanking signal generator 200 includes counters 210 and 220 and an inverter 221 to generate a horizontal blanking signal (H.blank) by inputting a non-active signal generated by the non-active signal generator 100. .
수직블랭킹신호발생부(300)는 상기 비능동신호생성부(100)의 출력단자(QC)에서 전송되는 수평동기신호와 수평블랭킹신호 발생부(200)에서 출력되는 수평블랭킹신호(H.blank)를 받아서 수직블랭킹신호(V.blank)가 발생되도록 앤드게이트(310,311), 카운터(320,330) 및 인버터(321,331)로 구성한다.The vertical blanking signal generator 300 is a horizontal synchronous signal transmitted from the output terminal QC of the non-active signal generator 100 and a horizontal blanking signal H.blank outputted from the horizontal blanking signal generator 200. In order to generate a vertical blanking signal (V.blank) is received and composed of the AND gate (310,311), the counter (320,330) and the inverter (321,331).
필드구분신호발생부(400)는 상기 수직블랭킹신호 발생부(300)를 구성하는 앤드게이트(310)의 조합신호를 발생부(300)를 구성하는 앤드게이트(310)의 조합신호를 클럭단자(CK)를 통해 입력하여 일정시간 지연시키는 D플립플롭(410)과, 상기 D플립플롭(410)의 출력단자(Q)를 통해 지연신호를 받아서 카운터(320)의 클럭신호에 따라 일정시간 다시 지연시켜 필드구분신호(Field)를 발생시키는 D플립플롭(411)으로 구성된다.The field division signal generator 400 generates a combination signal of the AND gate 310 constituting the vertical blanking signal generator 300 and a clock terminal (eg, a combination signal of the AND gate 310 constituting the generator 300). D flip-flop 410 inputted through CK) and delayed for a predetermined time, and a delay signal is received through the output terminal Q of the D flip-flop 410 and delayed again for a predetermined time according to the clock signal of the counter 320. D flip-flop 411 which generates a field division signal Field.
그리고, 복합블랭킹신호발생부(500)는 상기 수평블랭킹신호발생부(200)를 구성하는 카운터(220)의 출력신호와 수직블랭킹신호발생부(300)를 구성하는 카운터(330)의 수직블랭킹신호(V.blank)를 조합하여 복합블랭킹 신호(C.blank)를 발생하는 앤드게이트(510)로 구성한다.In addition, the composite blanking signal generator 500 may output an output signal of the counter 220 constituting the horizontal blanking signal generator 200 and a vertical blanking signal of the counter 330 constituting the vertical blanking signal generator 300. (V.blank) is combined to form an AND gate 510 for generating a composite blanking signal (C.blank).
상기한 바와 같은 구성을 갖는 본 발명을 보다 상세히 설명하면 다음과 같다.Hereinafter, the present invention having the configuration as described above will be described in detail.
제1도에 의하면, 비능동신호생성부(100)의 카운터(110)는 입력단자(A,B,C,D)로 1 1 0 0신호를 받아서 제2도의 (a)에 도시된 복합동기신호(C.sync)가 인에이블되면 출력단자(QC)를 통해서 카운팅신호를 출력한다. 이때 상기 카운터(110)의 클럭단자(CLK)에는 7.15MHz의 2fsc 클럭신호가 인가된다.Referring to FIG. 1, the counter 110 of the non-active signal generation unit 100 receives a 110 signal from the input terminals A, B, C, and D, and the composite synchronous unit shown in FIG. When the signal C.sync is enabled, the counting signal is output through the output terminal QC. In this case, a 2fsc clock signal of 7.15 MHz is applied to the clock terminal CLK of the counter 110.
상기 카운터(110)에서 카운팅된 신호는 인버터(112)를 통하여 반전되어 카운터(120,130,140)의 입력단자(LD)에 전송된다. 상기 카운터(120,130,140)의 입력단자(A,B,C,D)에는 각각 1 0 1 0, 0 0 1 0, 0 0 0 0신호가 인가되며 7.15MHz의 2fsc 클럭신호는 카운터(120,130,140)의 클럭단자에 인가된다.The signal counted by the counter 110 is inverted through the inverter 112 and transmitted to the input terminals LD of the counters 120, 130, and 140. 1 0 1 0, 0 0 1 0, 0 0 0 0 signals are applied to the input terminals A, B, C, and D of the counters 120, 130, and 140, respectively, and the 2fsc clock signal of 7.15 MHz is the clock of the counters 120, 130, and 140. Is applied to the terminal.
상기 비능동신호생성부(100)를 구성하는 카운터(140)의 출력단자(QB)에 연결된 인버터(141)에서는 제2도의 (a)에 도시된 A파형이 출력된다. 상기 인버터(141)에서 출력되는 A파형은 수평동기신호가 발생하고 나서 62.6μsec 후에 액티브(active)되어 다음 수평동기신호가 발생할 때 비액티브되는 신호이다.The A waveform shown in (a) of FIG. 2 is output from the inverter 141 connected to the output terminal QB of the counter 140 constituting the non-active signal generation unit 100. The A waveform output from the inverter 141 is activated after 62.6 μsec after the horizontal synchronizing signal is generated and becomes inactive when the next horizontal synchronizing signal occurs.
상기와 같이 비액티브된 A파형은 수평블랭킹신호 발생부(200)를 구성하는 카운터(210,220)의 입력단자(LD)에 인가되어 카운팅된다. 상기 카운터(220)의 출력단자(QD)에서 제2도의 (a)에 도시된 수평블랭킹신호(H.Blank)가 출력되는데, 이 수평블랭킹신호(H.Blank)는 상기 수평동기신호가 액티브되고나서 10.9μsec 동안 액티브되는 신호이다. 상기 카운터(220)의 출력단자(QD)에서 출력되는 수평블랭킹신호(H.Blank)는 수직블랭킹신호발생부(300)를 구성하는 앤드게이트(310)의 일측단에 인가된다.The inactive A waveform as described above is applied to and counted by the input terminals LD of the counters 210 and 220 constituting the horizontal blanking signal generator 200. The horizontal blanking signal H. Blank shown in (a) of FIG. 2 is output from the output terminal QD of the counter 220, and the horizontal blanking signal H. Blank is activated. The signal is then active for 10.9μsec. The horizontal blanking signal H. Blank output from the output terminal QD of the counter 220 is applied to one end of the AND gate 310 constituting the vertical blanking signal generator 300.
상기 앤드게이트(310)는 상기 수평블랭킹신호(H.Blank)와, 이 앤드게이트(310)의 타측단에 인가되는 카운터(110)의 출력신호를 조합하여 카운터(320)의 클리어단자(CLR)와 필드구분신호발생부(400)의 클럭단자(CK)에 전송한다.The AND gate 310 combines the horizontal blanking signal H. Blank and an output signal of the counter 110 applied to the other end of the AND gate 310 to clear terminal CLR of the counter 320. And to the clock terminal CK of the field division signal generator 400.
한편, 수직블랭싱신호발생부(300)의 앤드게이트(311)의 일측단에는 2fsc 신호가 인가되어 조합됨으로써 그 조합신호를 카운터(320)의 클럭단()에 전송시킨다. 상기 카운터(320)는 출력단(Q10)을 통하여 출력되는 신호를 카운터(330)와 필드구분신호발생부(400)를 구성하는 D플립플롭(411)의 클럭단자(CK)에 인가한다.Meanwhile, a 2fsc signal is applied to one side end of the AND gate 311 of the vertical blanking signal generator 300 to combine the combined signal with the clock terminal of the counter 320 ( ). The counter 320 applies a signal output through the output terminal Q10 to the clock terminal CK of the D flip-flop 411 constituting the counter 330 and the field division signal generator 400.
상기 카운터(320)의 출력신호는 카운터(330)에서 카운팅되게 되는데, 이 카운터(330)의 입력단자(A,B,C,D)에는 1 0 1 0신호가 인가된다.The output signal of the counter 320 is counted by the counter 330. A 10 0 signal is applied to the input terminals A, B, C, and D of the counter 330.
상기 카운터(330)의 출력단자(RCO)를 통해서 출력되는 수직블랭킹신호(V.blank)는 제2도의 (b)에 도시된 바와 같이 파형을 나타내는 바, 이 수직 블랭킹신호(V.blank)는 복합동기신호(C.sync)의 등화펄스가 카운터(110)에 인가될 때 액트브되어 1.2msec 동안 액티브상태를 지속하게 된다.The vertical blanking signal (V.blank) output through the output terminal (RCO) of the counter 330 shows a waveform as shown in (b) of Figure 2, the vertical blanking signal (V.blank) is When the equalization pulse of the composite synchronization signal C.sync is applied to the counter 110, it is activated to remain active for 1.2 msec.
상기 카운터(330)에서 출력되는 수직블랭킹신호(V.blnak)는 복합블랭킹신호발생부(500)를 구성하는 앤드게이트(510)의 일측단에 인가되고, 상기 수평블랭킹신호발생부(200)에서 출력되는 수평블랭킹신호(H.blank)는 앤드게이트(510)의 타측단에 인가되어 조합됨으로써 제2도의 (b)에 도시된 복합블랭킹신호(C.blank)가 발생한다.The vertical blanking signal V.blnak output from the counter 330 is applied to one end of the AND gate 510 constituting the composite blanking signal generator 500, and the horizontal blanking signal generator 200 The horizontal blanking signal H.blank to be output is applied to the other end of the AND gate 510 to be combined to generate the composite blanking signal C.blank shown in FIG.
한편, 필드구분신호발생부(400)를 구성하는 D플립플롭(411)의 출력단(Q)에서는 수직동기신호(V.sync)가 발생하는 시점에서 복합동기신호(C.sync)의 등화펄스수를 카운트하여 제2도의 (c)(d)와 같이 필드구분신호(Field)를 출력하게 된다.On the other hand, at the output terminal Q of the D flip-flop 411 constituting the field division signal generator 400, the number of equalization pulses of the composite synchronous signal C.sync at the time when the vertical synchronous signal V.sync occurs. Is counted to output the field division signal Field as shown in FIG.
상술한 바와 같이 본 발명은 복합동기신호에 포함된 잡음신호에 방해를 받지 않고 온도변화에 따른 수동소자값의 변화에 무관한 블랭킹신호 및 필드구별신호를 검출할 수 있는 이점이 있다.As described above, the present invention has an advantage of detecting a blanking signal and a field discrimination signal irrespective of the change of the passive element value according to the temperature change without being disturbed by the noise signal included in the composite synchronous signal.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020344A KR0160119B1 (en) | 1990-12-11 | 1990-12-11 | Blanking and field signal detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900020344A KR0160119B1 (en) | 1990-12-11 | 1990-12-11 | Blanking and field signal detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920014176A KR920014176A (en) | 1992-07-30 |
| KR0160119B1 true KR0160119B1 (en) | 1999-01-15 |
Family
ID=19307350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900020344A KR0160119B1 (en) | 1990-12-11 | 1990-12-11 | Blanking and field signal detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0160119B1 (en) |
-
1990
- 1990-12-11 KR KR1019900020344A patent/KR0160119B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920014176A (en) | 1992-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4231063A (en) | Frame synchronizer having a write-inhibit circuit | |
| JP2549492B2 (en) | Video signal odd / even field detector | |
| US4792852A (en) | Vertical synchronizing signal detection circuit | |
| US4763341A (en) | Digital timing using a state machine | |
| FI98110C (en) | Vertical clock signal indicator | |
| US4231064A (en) | Vertical synchronization circuit for a cathode-ray tube | |
| EP0327228B1 (en) | Sync pulse separation circuitry | |
| US4335403A (en) | Horizontal countdown system for television receivers | |
| KR0160119B1 (en) | Blanking and field signal detection circuit | |
| US4631587A (en) | Field responsive vertical pulse generator | |
| US3991270A (en) | Circuit arrangement for line synchronization in a television receiver | |
| US5274452A (en) | Horizontal synchronizing signal separator | |
| KR950002212Y1 (en) | Apparatus for separating vertical synchronizing signal | |
| KR900006305Y1 (en) | Horizontal and vertical synchronizing signal and field detecting circuit for video signal | |
| KR0169372B1 (en) | Apparatus of detecting a field signal | |
| KR0139790B1 (en) | Field identification signal generating circuit | |
| KR0180617B1 (en) | Field discriminating circuit | |
| JPH0628382B2 (en) | Vertical sync signal generation circuit | |
| JP2594904B2 (en) | Video signal processing device | |
| JPH0193266A (en) | Separation device for composite synchronizing signal | |
| JPH0218636B2 (en) | ||
| KR890005453Y1 (en) | Field detecting circuit | |
| KR900009252Y1 (en) | Jitter eliminating circuit of teletext h-sycn signals | |
| JP3024726B2 (en) | Half killer circuit | |
| JPS6231286A (en) | Field discriminating device for interlace video signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070727 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |