KR880011680A - 하이레벨 데이타 링크 제어기와 모뎀간의 인터페이싱 방법 및 회로 - Google Patents

Abstract

내용 없음

Description

하이레벨 데이터 링크 제어기와 모뎀간의 인터페이싱 방법 및 회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명에 따른 회로도.

제4도는 본 발명에 따른 흐름도.

제4A는 제3도의 중앙처리장치(CPU)에서의 흐름도.

제4B도는 제3도의 모뎀(MODEM)에서의 흐름도.

Claims (2)

1. 전화선(L₁)을 통하여 전송되는 신호의 변조 및 복조를 수행하는 모뎀(MODEM)과, 명령이나 데이터를 기억하는 주기억장치와 명령어 호출, 해석 및 실행을 제어하는 제어장치 또 명령의 오퍼랜드에 대하여 산술, 논리 연산을 하는 산술논리 연산장치로 구성된 중앙 처리장치(CPU)을 구비한 인터페이스회로에 있어서, 상기 중앙처리장치(CPU)의 데이터 및 제어신호와 모뎀(MODEM)으로부터 데이터와 제어신호하는 범용 비동기식 송수신기(ACE)와, HDLC 포로토콜을 수행하기 위해 인터페이싱하여 동기식으로 데이터를 수수하는 HDLC 제어기(HDLC)와, 상기 범용 비동기식 송수신기(ACE)로 송수신되는 신호를 비동기식으로 버퍼링하는 제2버퍼(K₂)와, 상기 HDLC 제어기(HDLC)와 모뎀(MODEM)의 출력 제어 신호에 의해 HDLC 제어기(HDLC)로 송수신되는 신호를 동기식으로 버퍼링하는 제2버퍼(K₃)와, 상기 HDLC 제어시(HDLC)의 출력 제어 신호에 의해 상기 제1버퍼(K₂)를 제어하는 인버터(K₁)로 구성함을 특징으로 하는 하이레벨 데이터 링크제어기와 모뎀간의 인터페이싱 회로.
2. HDLC 포로토콜을 수행할 수 있는 HDLC 제어기(HDLC)와, 비동기식으로 데이터 송수신을 제어하는 범용 비동기식 송수신기(ACE)와, 변복조 장치인 모뎀(MODEM)과, 입력 명령에 따라 프로그램을 처리하여 출력하는 중앙처리장치(CPU)를 구비하여 동기 또는 비동기식으로 데이터를 송수신하는 방법에 있어서, 상기 중앙처리장치(CPU)의 출력신호에 의해 범용 비동기식 송수신기(ACE)와 모뎀(MODEM)간에 데이타 터미널 및 세팅을 준비하는 제1과정과, 상기 제1과정에서 모뎀(MODEM)과 중앙처리장치(CPU)의 액티브상태를 체크하는 제2과정과, 상기 제2과정으로부터 링크업 메시지를 출력하여 상대방 모뎀을 호출하는 제3과정과, 상기 제3과정으로부터 상대방 모뎀과 연결유무를 체크하는 제4과정과, 상기 과정으로부터 모뎀(MODEM)에서 동기모드로 세팅하는 제5과정과, 상기 제5과정으로부터 HDLC 포로토콜에 따라 동기모드로 데이터를 송수신한후 데이터 송수신 끝을 체크하는 제6과정과, 상기 제6과정으로부터 데이터 끝일 때 라인을 끝고 비동기식으로 변환하는 제7과정으로 이루어짐을 특징으로 하는 방법.

   ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.