KR880010579A - 병렬형 a/d 콘버터 - Google Patents

병렬형 a/d 콘버터 Download PDF

Info

Publication number
KR880010579A
KR880010579A KR1019880000658A KR880000658A KR880010579A KR 880010579 A KR880010579 A KR 880010579A KR 1019880000658 A KR1019880000658 A KR 1019880000658A KR 880000658 A KR880000658 A KR 880000658A KR 880010579 A KR880010579 A KR 880010579A
Authority
KR
South Korea
Prior art keywords
bit encoder
bit
signal
encoder
output
Prior art date
Application number
KR1019880000658A
Other languages
English (en)
Other versions
KR950010211B1 (ko
Inventor
요지 요시이
Original Assignee
오가 노리오
소니 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가부시키가이샤 filed Critical 오가 노리오
Publication of KR880010579A publication Critical patent/KR880010579A/ko
Application granted granted Critical
Publication of KR950010211B1 publication Critical patent/KR950010211B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H03M1/0872—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches by disabling changes in the output during the transitions, e.g. by holding or latching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

내용 없음

Description

병렬형 A/D 콘버터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본원 발명 병렬형 A/D 콘버터의 일실시예를 나타내는 회로도.
제2도는 병렬형 A/D 콘버터의 회로도.

Claims (1)

  1. 2N 또는 2N-1개의 콤퍼레이터가 2N-M개의 콤퍼레이터군으로 분할되고, 상기 각 콤퍼레이터군의 출력신호가 각기 그것과 대응하는 M 비트 엔코더에 입려하도록 되고, 상기 각 M 비트 엔코더는 각기 M 비트분의 비트선 이외에 자기에게 콤퍼레이트군으로 부터의 신호가 입력되어 있는지 여부를 표시하는 블록표시신호를 전송하는 블록표시선을 가지며, 상기 각 M 비트 엔코더의 출력신호가 하나의 N 비트 엔코더에 입력하도록 하고, 상기 각 M 비트 엔코더와 상기 N 비트 엔코더와의 사이에는 각기 출력금지신호를 받으면 M 비트 엔코더로부터 N 비트 엔코더에의 신호의 전송을 금지하는 에러억제회로가 설치되며, 상기 에러억제회로는 각기 자기가 접속된 M 비트 엔코더의한칸 상위 또는 하위의 M 비트 엔코더측으로부터 출력금지신호를 받도록 되어서 이루어지는 N 비트의 병렬형 A/D 콘버터에 있어서, 상기 에러억제회로는 자긱가 접속된 M 비트 엔코더의 한칸 상위 또는 하위의 M 비트 엔코더로 부터의 블록표시신호를 출력금지신호로서 받도록 되고, 상기 각 M 비트 엔코더의 블록표시선이 그 M 비트 엔코더와 접속된 콤퍼레이트군 중의 최하위 또는 최상위의 1개, 또는 최하위 또는 최상위를 포함하는 하위 또는 상위의 소수의 콤퍼레이터의 출력단자와 접속되어서 이루어지는 것을 특징으로 하는 병렬형 A/D 콘버터.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880000658A 1987-02-13 1988-01-27 병렬형 a/d 콘버터 KR950010211B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62030762A JPS63198418A (ja) 1987-02-13 1987-02-13 並列型ａ／ｄコンバ−タ
JP87-30762 1987-02-13

Publications (2)

Publication Number Publication Date
KR880010579A true KR880010579A (ko) 1988-10-10
KR950010211B1 KR950010211B1 (ko) 1995-09-11

Family

ID=12312695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880000658A KR950010211B1 (ko) 1987-02-13 1988-01-27 병렬형 a/d 콘버터

Country Status (5)

Country Link
US (1) US4970513A (ko)
EP (1) EP0286796B1 (ko)
JP (1) JPS63198418A (ko)
KR (1) KR950010211B1 (ko)
DE (1) DE3854845T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241592B1 (ko) * 1998-10-28 2000-02-01 박대인 세라믹소재 보차도용 조립식 블록의 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237326A (en) * 1989-02-02 1993-08-17 Samsung Electronics Co., Ltd. Flash type analog-to-digital converter having MOS comparators
DE69132776T2 (de) * 1990-02-28 2002-08-08 Sony Corp Vollflash-Analog-Digitalwandler
JPH06112827A (ja) * 1992-09-28 1994-04-22 Nec Corp セミフラッシュ型ａ／ｄ変換器
US5382955A (en) * 1993-11-04 1995-01-17 Tektronix, Inc. Error tolerant thermometer-to-binary encoder
KR100448282B1 (ko) * 2001-08-30 2004-09-10 주식회사 대우일렉트로닉스 가중치 블록을 이용한 균형 부호화 및 복호화 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4957759A (ko) * 1972-10-02 1974-06-05
JPS558052B2 (ko) * 1975-01-23 1980-03-01
US4143366A (en) * 1977-03-23 1979-03-06 Rca Corporation Analog-to-digital converter
US4417233A (en) * 1979-02-28 1983-11-22 Matsushita Electric Industrial Co., Ltd. Fully parallel threshold type analog-to-digital converter
US4641129A (en) * 1984-02-09 1987-02-03 Intersil, Inc. Analog to digital converter with parallel and successive approximation stages
US4639715A (en) * 1984-02-13 1987-01-27 Intersil, Inc. Flash analog to digital converter
JPH0758910B2 (ja) * 1985-05-27 1995-06-21 松下電器産業株式会社 並列型ａ／ｄ変換器
JPH0681050B2 (ja) * 1985-08-21 1994-10-12 株式会社日立製作所 並列形ａｄ変換器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241592B1 (ko) * 1998-10-28 2000-02-01 박대인 세라믹소재 보차도용 조립식 블록의 제조방법

Also Published As

Publication number Publication date
DE3854845T2 (de) 1996-09-05
EP0286796A2 (en) 1988-10-19
JPS63198418A (ja) 1988-08-17
EP0286796B1 (en) 1996-01-03
DE3854845D1 (de) 1996-02-15
KR950010211B1 (ko) 1995-09-11
EP0286796A3 (en) 1992-04-08
US4970513A (en) 1990-11-13

Similar Documents

Publication Publication Date Title
ES539640A0 (es) Un metodo de transmitir informacion, en el que palabras de informacion de n bits se convierten en palabras de codigo dem bits, antes de su transmision
KR920701786A (ko) 절대치 인코우더
KR880010579A (ko) 병렬형 a/d 콘버터
KR860002187A (ko) 파형정형장치
KR920003293A (ko) 부호 변조 장치
KR900013725A (ko) 전압추정기를 지니는 다단게 플래시(flash) 아날로그 디지탈 변환기
KR970077995A (ko) 플래시형 아날로그-디지탈 변환기
KR880012018A (ko) Ad 변환기
KR840004337A (ko) Pcm 신호 부호기
KR970031375A (ko) 부호변환방법(A code convertion method)
KR830004728A (ko) 텔레비젼 수상기용 디지탈-아날로그 변환기
KR880003474A (ko) 디지탈 서보 회로
KR900002573A (ko) 비트수 변환회로
KR900002557A (ko) 배럴시프터
SU1508203A1 (ru) Двоичный шифратор
KR840006090A (ko) 제 산 회 로
SU1446694A1 (ru) Преобразователь двоичного кода в пр мой семисегментный код
KR920008387A (ko) 특수 그레이 코드를 사용한 위치 인코더
SU1193665A1 (ru) Устройство дл суммировани двоичных чисел
JPS6460110A (en) Code identifying circuit
KR910021042A (ko) 타이머 시스템
KR920007355A (ko) A/d 변환신호 처리방법
KR910013753A (ko) 데이타 압축회로
KR890016776A (ko) 코우드 변환기와 그것을 포함한 엔코우더
KR890000956A (ko) 롬과 아날로그 디지틀 변환기를 사용한 십진표시장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050831

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee