KR880008530A - 펄스열 분할 회로 - Google Patents

펄스열 분할 회로 Download PDF

Info

Publication number
KR880008530A
KR880008530A KR870013829A KR870013829A KR880008530A KR 880008530 A KR880008530 A KR 880008530A KR 870013829 A KR870013829 A KR 870013829A KR 870013829 A KR870013829 A KR 870013829A KR 880008530 A KR880008530 A KR 880008530A
Authority
KR
South Korea
Prior art keywords
pulse train
flip flop
output
flip
divided
Prior art date
Application number
KR870013829A
Other languages
English (en)
Inventor
머레이 브루스
Original Assignee
이반 밀러 레르너
엔. 브이. 필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔. 브이. 필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR880008530A publication Critical patent/KR880008530A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54—Ring counters, i.e. feedback shift register counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
    • H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
    • H03K23/54—Ring counters, i.e. feedback shift register counters
    • H03K23/542—Ring counters, i.e. feedback shift register counters with crossed-couplings, i.e. Johnson counters

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Electrotherapy Devices (AREA)

Abstract

내용 없음.

Description

펄스열 분할 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따르는 펄스 열(train)분할 회로의 블록 다이어그램.
제2a도 내지 2f도는 제1도의 동작을 설명하기 위한 펄스 다이어그램,
제3도는 제1도에 도시된 분할 회로의 변형 블록 다이어그램.

Claims (3)

  1. 제1플립플럽의 Q출럭이 제2플립플럽의 D입력에 접속되고, 제2플립플럽의 Q출력이 제1플립플럽의 D입력에 접속되며, 분할되어질 펄스 열은 상기 플립플럽 각각의 클럽 입력에 인가되는 펄스 열 분할회로에 있어서, 상기 분할회로가 부가적으로 상기 플립플럽중 하나에 인가된 펄스 열을 상기 다른 플립플럽에 인가된 것과 같은 펄스 열과 이상(out of phase)으로 하게 하는 수단을 포함하고, 인가된 펄스 열의 1/2주파수에서 각플립플럽의 출력에 분할된 펄스 열을 제공할 수 있으며, 분할된 펄스 열은 제1 및 제2플립플럽의 클럭 입력에 인가된 것과 같은 펄스 열간의 위상 관계에 의존하는 관계인 제2플립플럽의 출력에서의 분할된 펄스 열과 특정 위상 관계를 갖는 제1플립플럽의 출력에서 나타나는 것을 특징으로 하는 펄스 열 분할회로.
  2. 제1항에 있어서, 상시 수단이 제1플립플럽의 클럭 입력에 인가된 펄스 열을 N도만큼 제2플립플럽의 대응 입력에 인가된 펄스 열에 진상되도록 유도시켰을 때, 상기 제1플립플럽의 출력에서의 분할된 펄스 열은 N/2도 만큼 제2플립플럽의 대응 출력에서의 분할된 펄스 열을 진상시키는 것을 특징으로 하는 펄스 열 분할회로.
  3. 제1항에 있어서, 상기 수단이 플립플럽중 하나의 클럽 입력에 펄스 열이 접속된 반전회로를 포함하며, 상기 제1플립플럽의 출력에서의 분할된 펄스 열을 90도만큼 제2플립플럽의 대응 출력에서의 분할된 펄스 열을 진상 시키는 것을 특징으로 하는 펄스 열 분할회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR870013829A 1986-12-05 1987-12-04 펄스열 분할 회로 KR880008530A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB08629108A GB2198603A (en) 1986-12-05 1986-12-05 Divider circuit
GB8629108 1986-12-05

Publications (1)

Publication Number Publication Date
KR880008530A true KR880008530A (ko) 1988-08-31

Family

ID=10608508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR870013829A KR880008530A (ko) 1986-12-05 1987-12-04 펄스열 분할 회로

Country Status (5)

Country Link
US (1) US4845727A (ko)
EP (1) EP0270191A3 (ko)
JP (1) JPS63301624A (ko)
KR (1) KR880008530A (ko)
GB (1) GB2198603A (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2611542B2 (ja) * 1990-11-26 1997-05-21 三菱電機株式会社 可変分周回路
USH1199H (en) 1991-05-28 1993-06-01 Multi-GHz frequency divider
DE4340966C1 (de) * 1993-12-01 1995-01-19 Siemens Ag Schaltungsanordnung zur Erzeugung gerader Tastverhältnisse
US5907589A (en) * 1997-04-10 1999-05-25 Motorola, Inc. GHZ range frequency divider in CMOS
GB9721082D0 (en) * 1997-10-03 1997-12-03 Cambridge Consultants Integrated circuit
GB2371407B (en) 2001-01-23 2003-07-09 Univ Glasgow Improvements in or relating to lasers
GB2371405B (en) 2001-01-23 2003-10-15 Univ Glasgow Improvements in or relating to semiconductor lasers
US6632684B2 (en) 2001-01-23 2003-10-14 The University Court Of The University Of Glasgow Method of manufacturing optical devices and related improvements
GB2372148A (en) 2001-01-23 2002-08-14 Univ Glasgow A Method of Manufacturing an Optical Device
GB2371404B (en) 2001-01-23 2003-07-09 Univ Glasgow Improvements in or relating to optical devices
US6489802B2 (en) * 2001-04-10 2002-12-03 Agilent Technologies, Inc. Digital signal transition splitting method and apparatus
GB2379795B (en) 2001-09-13 2004-02-18 Univ Glasgow Method of manufacturing optical devices and related improvements
KR20030032180A (ko) * 2001-10-16 2003-04-26 삼성전자주식회사 카운팅 스피드를 개선시킨 카운터
US6597212B1 (en) * 2002-03-12 2003-07-22 Neoaxiom Corporation Divide-by-N differential phase interpolator
US6831489B2 (en) * 2002-05-21 2004-12-14 The Hong Kong University Of Science And Technology Low-voltage high-speed frequency-divider circuit
JP4719843B2 (ja) * 2003-10-23 2011-07-06 エスティー‐エリクソン、ソシエテ、アノニム 周波数分周器
EP1693965A1 (en) * 2005-02-22 2006-08-23 STMicroelectronics S.r.l. Six phases synchronous by-4 loop frequency divider
US7453294B1 (en) * 2005-06-28 2008-11-18 Altera Corporation Dynamic frequency divider with improved leakage tolerance
KR100859226B1 (ko) * 2006-05-12 2008-09-18 주식회사 하이닉스반도체 선정된 순서의 카운팅 값을 가지는 카운팅 신호를 출력하는 카운터

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3153200A (en) * 1960-11-14 1964-10-13 Westinghouse Electric Corp Timed pulse providing circuit
US3668423A (en) * 1971-03-18 1972-06-06 Gte Automatic Electric Lab Inc Logic circuit delay system comprising monostable means for providing different time delays for positive and negative transitions
US3851258A (en) * 1973-12-13 1974-11-26 Rca Corp Gateless logic for producing selectable phase clock pulses
US4300039A (en) * 1979-11-13 1981-11-10 Rca Corporation Incremental encoder
JPS56118125A (en) * 1980-02-25 1981-09-17 Hitachi Ltd Clock and pulse distributor
JPS5753809A (en) * 1980-09-16 1982-03-31 Toshiba Corp Waveform shaping circuit of digital signal processor
US4366394A (en) * 1980-09-25 1982-12-28 Rockwell International Corporation Divide by three clock divider with symmetrical output
JPS60136422A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd プリスケラ
FR2575880A1 (fr) * 1985-01-08 1986-07-11 Lignes Telegraph Telephon Diviseur de frequences
DE3546132A1 (de) * 1985-12-24 1987-07-02 Ant Nachrichtentech Schaltungsanordnung zur erzeugung zweier takte

Also Published As

Publication number Publication date
JPS63301624A (ja) 1988-12-08
EP0270191A2 (en) 1988-06-08
US4845727A (en) 1989-07-04
EP0270191A3 (en) 1989-06-14
GB2198603A (en) 1988-06-15
GB8629108D0 (en) 1987-01-14

Similar Documents

Publication Publication Date Title
KR880008530A (ko) 펄스열 분할 회로
KR890009083A (ko) 재기동가능한 멀티바이브레이터
IT1236578B (it) Dispositivo per la trasformazione di un flip flop di tipo d in un flip flop denominato di tipo b in grado di campionare i dati sui fronti di salita e sui fronti di discesa del segnale di clock.
KR840000114A (ko) 위상 비교기
KR910008964A (ko) 분할비율이 변화될 수 있는 주파수 분할회로
KR830008557A (ko) 튜너
KR860002825A (ko) 동기 버퍼 회로
KR890011192A (ko) 디지탈 fm 복조장치
KR910007266A (ko) 클럭 및 제어 신호 발생 회로
SU462040A1 (ru) Способ демпфировани колебаний
JPS5312256A (en) Master slave type flip flop
KR900013723A (ko) Most의 디바이스 파라미터(w/l)를 가변한 전병렬형 a/d변환기 회로
SU575767A1 (ru) Формирователь импульсов
KR860008687A (ko) 지속기간-감지 디지탈 신호 게이트
JPS62103324U (ko)
FR2433263A1 (fr) Agencement de circuit pour le declenchement de composants a declenchement par un bord
KR920015712A (ko) 선택적 펄스 발생회로 장치
JPS52153086A (en) Modulation and demodulation circuit
KR910015112A (ko) 발진기(vco)
KR900005703A (ko) 분주회로
KR920001839A (ko) 디지탈시스템의 시스템클럭 발생회로
KR920022665A (ko) 리세트 회로
KR920003650A (ko) Z80 계열 cpu와 모뎀 칩 인터페이스의 타이밍회로
KR910016152A (ko) 비동기 펄스 파형의 동기화 회로
KR910005569A (ko) 고속클럭발생기

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid