KR880008527A - 반도체 메모리 장치의 펄스 발생기 - Google Patents

반도체 메모리 장치의 펄스 발생기 Download PDF

Info

Publication number
KR880008527A
KR880008527A KR860011077A KR860011077A KR880008527A KR 880008527 A KR880008527 A KR 880008527A KR 860011077 A KR860011077 A KR 860011077A KR 860011077 A KR860011077 A KR 860011077A KR 880008527 A KR880008527 A KR 880008527A
Authority
KR
South Korea
Prior art keywords
output
address change
gate
precharge
change detector
Prior art date
Application number
KR860011077A
Other languages
English (en)
Other versions
KR890004206B1 (ko
Inventor
변현근
정태성
황상기
Original Assignee
강진구
삼성반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성반도체통신 주식회사 filed Critical 강진구
Priority to KR1019860011077A priority Critical patent/KR890004206B1/ko
Publication of KR880008527A publication Critical patent/KR880008527A/ko
Application granted granted Critical
Publication of KR890004206B1 publication Critical patent/KR890004206B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback

Landscapes

  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

반도체 메모리 장치의 펄스 발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 프리 차아지 펄스 발생기의 회로도.
제4도는 제3도의 각 부분의 타이밍도.

Claims (5)

  1. 어드레스 변화를 검출하는 어드레스 변화 검출기와 다수의 메모리 셀들과 상기 메모리 셀들과 접속된 한쌍의 비트라인들과 상기 메모리 셀들은 선택하는 다수의 워드라인들과 상기 한쌍의 버트라인의 단부에 접속된 프리차아지 회로를 구비한 반도체 메모리 장치의 프리 차아지 펄스 발생 회로에 있어서, 상기 어드레스 변화 검출기로부터 출력하는 펄스를 입력하여 상기 펄스의 최초 변화 에너지에서 즉시 상기 비트라인을 프리차아지 하며 상기 펄스의 최초 변화후의 제2에지 변화로부터 소정시간 경과 후 프리 차아지 종료를 하는 펄스를 발생한 래치 수단과, 상기 래치 수단의 출력과 상기 어드레스 변화 검출기의 출력을 입력하여 상기 프리 차아지 개시에 하이 레벨을 유지하고 상기 제2에지 변화시 로우레벨을 유지하는 게이트 수단과 접속되며상기 소정시간 지연을 발생하는 지연수단과, 지연수단과 접속되며 출력을 상기 래치 수단에 궤환시켜 상기 래치수단이 확실히 논리동작을 하도록 논리신호를 발생하는 버어퍼 수단과, 상기 어드레스 변화 검출기의 출력과 상기 래치수단의 출력을 입력하여 상기 지연 수단을 충전하여 프리 차아지 펄스폭의 오동작을 방지하는 충전수단으로 구성함을 특징으로 하는 회로.
  2. 제1항에 있어서, 래치수단이 출력이 서로 크로스로 접속된 2개의 게이트(26)(27)로 구성되며 한 게이트(26)에는 상기 어드레스 변화 검출기의 출력이 입력되며 타 게이트(27)에는 상기 버어퍼 수단의 출력이 궤환됨을 특징으로 하는 회로.
  3. 제1항에 있어서, 지연수단이, 상기 게이트 수단의 출력단에 접속된 상기 워드라인 제조공정시 동일하게 제조되는 폴리 실리콘 저항(29)과 저항과 접지 사이에 접속된 캐패시터(30)로 구성됨을 특징으로 하는 회로.
  4. 제1항에 있어서, 충전수단이 상기 어드레스 변화 검출기 출력을 게이트로 입력하고 드레인 과소오스가 각각 버어퍼 수단의 입력단 및 전원 공급전압에 접속되는 모오스 트랜지스터와 상기 래치 수단의 출력을 게이트로 입력하고 드레인 및 소오스가 각각 상기 버어퍼 수단의 입력단과 전원 공급 전압에 접속되는 모오스 트랜지스터로 구성됨을 특징으로 하는 회로.
  5. 제1항에 있어서, 버어퍼 수단이 직렬 접속된 인버어터들로 구성됨을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860011077A 1986-12-22 1986-12-22 반도체 메모리 장치의 펄스 발생기 KR890004206B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860011077A KR890004206B1 (ko) 1986-12-22 1986-12-22 반도체 메모리 장치의 펄스 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860011077A KR890004206B1 (ko) 1986-12-22 1986-12-22 반도체 메모리 장치의 펄스 발생기

Publications (2)

Publication Number Publication Date
KR880008527A true KR880008527A (ko) 1988-08-31
KR890004206B1 KR890004206B1 (ko) 1989-10-27

Family

ID=19254230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860011077A KR890004206B1 (ko) 1986-12-22 1986-12-22 반도체 메모리 장치의 펄스 발생기

Country Status (1)

Country Link
KR (1) KR890004206B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568535B1 (ko) * 1999-08-13 2006-04-06 삼성전자주식회사 펄스 발생기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568535B1 (ko) * 1999-08-13 2006-04-06 삼성전자주식회사 펄스 발생기

Also Published As

Publication number Publication date
KR890004206B1 (ko) 1989-10-27

Similar Documents

Publication Publication Date Title
US4692638A (en) CMOS/NMOS decoder and high-level driver circuit
KR970051247A (ko) 플래쉬 메모리 장치
KR870002653A (ko) 래치 엎 현상을 감소시키는 상보형 반도체장치
KR880004478A (ko) 반도체 기억장치
KR930017024A (ko) 판독 및 판독/기록 포트를 갖는 듀얼 포트 메모리
KR920022293A (ko) 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치
KR870002655A (ko) 반도체 회로
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
KR890015265A (ko) 불휘발성 메모리 회로장치
KR880014562A (ko) 연상 메모리
KR890012319A (ko) 반도체 집적 회로장치
US5159574A (en) Address transition detection circuit
KR930003150A (ko) 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치
KR880008527A (ko) 반도체 메모리 장치의 펄스 발생기
KR970051214A (ko) 메모리의 어드레스 천이 검출회로
KR920018754A (ko) 반도체 메모리 회로
KR0167680B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR880014570A (ko) 반도체 메모리 장치의 펄스 발생기
KR970063262A (ko) 펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템
KR970055367A (ko) 반도체장치의 프리차지 신호 발생기
KR960003532B1 (ko) 반도체 메모리 장치의 어드레스 변환 감지 회로
KR970051445A (ko) 안정된 리페어 기능을 갖는 반도체 메모리 소자
KR970017637A (ko) 반도체 메모리장치의 센스앰프 제어회로
KR980004998A (ko) 싱크로너스 디램의 초기 프리차지 발생장치
KR970051338A (ko) 플래쉬 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010906

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee