KR880008194A - 속도 가변형 아날로그 데이터 취득회로 - Google Patents
속도 가변형 아날로그 데이터 취득회로 Download PDFInfo
- Publication number
- KR880008194A KR880008194A KR870000418A KR870000418A KR880008194A KR 880008194 A KR880008194 A KR 880008194A KR 870000418 A KR870000418 A KR 870000418A KR 870000418 A KR870000418 A KR 870000418A KR 880008194 A KR880008194 A KR 880008194A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- signal
- decoder
- ram
- data acquisition
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
첨부된 도면은 본 발명의 회로도이다.
Claims (1)
- 아날로드 데이터 취득장치에 있어서, 디코더(60) 출력단자(Y1)의 출력에 의해서 인에이블 되어 카운터(40-43)에서 출력되는 데이터를 어드레스 번지수로 하여 A/D 콘버터(10)에서 출력된 데이터를 램(30)에 저장하도록 하는 3상 스테이트 버퍼(20)(23)(24)와, 디코더(60) 출력단자(Y0)에서 출력되는 신호를 칭 셀렉트 신호로하여 샘플링 할려는 주파수를 세트시키고 타이머(40)에 클럭 펄스와 램(30)에 기입 신호 및 A/D 콘버터(10)에 클럭 펄스를 각각 공급하는 프로그램어블 인터벌타이머(50)와, 카운터(43)에서 출력되는 캐리신호와 디코더(60) 출력단자(Y3)에서 출력되는 신호를 조합하여 중앙처리장치(70)에 가로채기 신호를 공급하는 낸드게이트(80)와, 디코더(60)의 출력단자(Y2)의 출력에 의해서 인에 이블되어 중앙처리장치(70)에서, 출력되는 어드레스 신호를 받아 램(30)에 저장된 데이터를 독출하여 중앙처리장치(70)가 데이터를 인식하도록 하는 3상 스테이트 버퍼(21)(22)와 아날로그 신호를 디지탈 신호로 콘버트하는 A/D 콘버터(10)에 클럭퍼스가 인가된후 램(30)에 기입 신호를 공급하도록 지연 작용을 하는 인버터(90)(91)등 구비하여 이루어진 것을 특징으로 하는 속도 가변형 아날로그 데이터 취득회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019870000418A KR900006394B1 (ko) | 1987-01-20 | 1987-01-20 | 속도 가변형 아날로그 데이터 취득 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019870000418A KR900006394B1 (ko) | 1987-01-20 | 1987-01-20 | 속도 가변형 아날로그 데이터 취득 회로 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019860021122 Division | 1986-12-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880008194A true KR880008194A (ko) | 1988-08-30 |
KR900006394B1 KR900006394B1 (ko) | 1990-08-30 |
Family
ID=19259038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870000418A KR900006394B1 (ko) | 1987-01-20 | 1987-01-20 | 속도 가변형 아날로그 데이터 취득 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900006394B1 (ko) |
-
1987
- 1987-01-20 KR KR1019870000418A patent/KR900006394B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900006394B1 (ko) | 1990-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5464941A (en) | Weight generator circuit | |
JPS6418315A (en) | Phase comparator | |
KR880008194A (ko) | 속도 가변형 아날로그 데이터 취득회로 | |
JPS5685130A (en) | Rom access circuit | |
GB1084828A (en) | Method of and apparatus for extracting constituents from solid substances | |
JPS5585945A (en) | Memory unit | |
JPS5740793A (en) | Memory circuit | |
KR890004223Y1 (ko) | 음성분석 시스템의 연산데이타신호 입력장치 | |
JPS55157048A (en) | Address output circuit | |
JPS53113437A (en) | Semiconductor memory unit | |
JPS5411648A (en) | Semiconductor memory unit | |
BE601728A (fr) | Centrifugeuse pour l'extraction du suc de fruits, légumes, et analogues | |
JPS57191753A (en) | Register controlling system | |
KR930020843A (ko) | 클럭신호 선택회로 | |
KR910017321A (ko) | 고속 디지탈 신호 분석 장치 | |
KR920013247A (ko) | 최적 변형 음성 합성 방법 | |
KR890011191A (ko) | 주파수 채배회로 | |
JPS54151466A (en) | Peak position memory circuit | |
JPS6468188A (en) | Double speed conversion circuit | |
KR890008673A (ko) | 마이컴을 이용한 데이타 처리장치 | |
KR890016755A (ko) | 프로그래머블 디지탈 딜레이회로 | |
CA792409A (en) | Arrangement for modifying the pitch frequency and the articulation speed of natural speech | |
KR870011547A (ko) | 8비트 및 16비트 중앙처리장치를 이용한 데이타신호 처리장치 | |
JPS6473437A (en) | Memory write protection circuit | |
JPS6459555A (en) | Microcomputer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19980728 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |