KR880008146A - 중앙처리장치 사용 시스템의 시스템다운시 자동 초기화 방법 및 회로 - Google Patents

중앙처리장치 사용 시스템의 시스템다운시 자동 초기화 방법 및 회로 Download PDF

Info

Publication number
KR880008146A
KR880008146A KR860011412A KR860011412A KR880008146A KR 880008146 A KR880008146 A KR 880008146A KR 860011412 A KR860011412 A KR 860011412A KR 860011412 A KR860011412 A KR 860011412A KR 880008146 A KR880008146 A KR 880008146A
Authority
KR
South Korea
Prior art keywords
signal
system down
processing unit
central processing
reset
Prior art date
Application number
KR860011412A
Other languages
English (en)
Other versions
KR900000599B1 (ko
Inventor
유용준
Original Assignee
강진구
삼성반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성반도체통신 주식회사 filed Critical 강진구
Priority to KR1019860011412A priority Critical patent/KR900000599B1/ko
Publication of KR880008146A publication Critical patent/KR880008146A/ko
Application granted granted Critical
Publication of KR900000599B1 publication Critical patent/KR900000599B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1441Resetting or repowering
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음.

Description

중앙처리장치 사용 시스템의 시스템다운시 자동 초기화 방법 및 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 회로도
제 3도는 제 2 도의 리세트 집적회로의 출력특성도.

Claims (3)

  1. 중앙처리장치 시스템의 시스템다운시 자동초기화 방법에 있어서, 타이머를 "온"시키고 소정의 어드레스 신호를 출력하여 번지수를 지정하는 제 1단계와, 지정된 번지수를 "로우"로 하고 타이머의 시간이 지정된 시간인가를 검사하여 시스템다운 등으로 인해 정상적인 시간이 체크되지 않았을때는 자동리세트를 실시하는 제 2단계와, 상기 제 2단계의 판정이 지정된 시간이라고 판단하였을때 제1단계계에서 "온"시킨 타이머를 디스에이블시키고 어드레스 출력포인트의 신호를 변화시키어 주기적인 펄스를 발생시키는 동시에 메인잡리턴(Main Job return)하여 실행하는 제 3단계와, 상기 제 3단계를 실행후에 상기 제 3단계에서 디스에이블시킨 타이머를 "온"하고 지정된 시간인가를 검색하는 제 4단계로함을 특징으로 하는 방법.
  2. 중앙처리장치(2)를 구비한 중앙처리장치 사용 시스템의 시스템다운시 자동초기화회로에 있어서, 동작전원전압을 입력하여 상기중앙처리장치(2)를 리세트 시기켜 전원전압의 이상입력(Power defect)시 이를 검출하여 중앙처리장치(2)를 자동리세트하는 동시에 시스템다운 리세트신호를 입력시 중앙처리장치(2)를 리세트하는 파원디펙트 검출리세트수단(100)과, 상기 중앙처리장치(2)의 출력어드레스 래치하여 주기적인 신호를 발생하며 주기적신호가 발생치 않을때 시스템다운 허용시간을 갖은후 시스템 다운 리세트신호를 출력하는 시스템다운 검출리세트 발생수단(200)으로 구성함을 특징으로 하는 회로.
  3. 제 1항에 있어서, 시스템다운 검출리세트 발생수단(200)이 상기 중앙처리장치(2)의 출력어드레스를 래치하여 주기적인 신호를 출력하는 어드레스래치회로(3)와, 상기 어드레스래치회로(3)의 주기적인 출력신호에 의해 트리거되어 소정의 신호를 출력하는 동시에 상기 어드레스 래치회로(3)에서 주기적인 신호가 출력하지 않을 때 출력의 상태변화 출력하고, 리트리거블 트리거신호 입력시 시스템다운 허용시간을 갖은후 상태변화신호를 출력하는 모노스 테이블(3)과, 상기 모노스테이블(5)의 상태변화에 의해 리트리거블 신호를 출력하는 동시에 시스템다운 리세트 검출신호를 출력하는 모노스테이블(5)과, 상기 모노스테이블(5)의 출력에 의해 스위칭되어 상기 파워디팩트 검출 리세트수단(100)으로 시스템다운 리세트 신호를 출력하는 트랜지스터(Q1)로 구성함을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860011412A 1986-12-29 1986-12-29 중앙처리장치 사용 시스템의 시스템다운시 자동초기화 방법 및 회로 KR900000599B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860011412A KR900000599B1 (ko) 1986-12-29 1986-12-29 중앙처리장치 사용 시스템의 시스템다운시 자동초기화 방법 및 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860011412A KR900000599B1 (ko) 1986-12-29 1986-12-29 중앙처리장치 사용 시스템의 시스템다운시 자동초기화 방법 및 회로

Publications (2)

Publication Number Publication Date
KR880008146A true KR880008146A (ko) 1988-08-30
KR900000599B1 KR900000599B1 (ko) 1990-02-01

Family

ID=19254438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860011412A KR900000599B1 (ko) 1986-12-29 1986-12-29 중앙처리장치 사용 시스템의 시스템다운시 자동초기화 방법 및 회로

Country Status (1)

Country Link
KR (1) KR900000599B1 (ko)

Also Published As

Publication number Publication date
KR900000599B1 (ko) 1990-02-01

Similar Documents

Publication Publication Date Title
KR870005316A (ko) 전력계통의 정보 데이타 출력장치
KR920013864A (ko) 전원 전환 장치
KR870010432A (ko) 전지의 전압 검출회로를 구비한 정보 처리장치
KR910017255A (ko) 차량용 제어 장치
KR890015474A (ko) Cmos 소자용 급증 전류 제거 장치 및 방법
KR880008146A (ko) 중앙처리장치 사용 시스템의 시스템다운시 자동 초기화 방법 및 회로
KR900002576A (ko) 착오 정정장치
KR840003159A (ko) 인버어터 제어회로
KR830008451A (ko) 트랜지스터 인버어터 장치
KR920004702A (ko) 내연기관제어장치의 센서 고장판정방법
KR930020652A (ko) 대규모 집적 회로 장치
KR970053279A (ko) 집적 회로 장치
KR910017772A (ko) 전자식 인버터의 주파수 제어 방법 및 장치
KR920007657A (ko) 유기 기기의 제어장치
KR960025031A (ko) 전원레벨 감지에 의한 리세트회로 및 방법
DE69716484D1 (de) Vorrichtung zur überwachung eines computers
KR910005128A (ko) 중앙처리장치의 오동작 방지회로 및 방법
KR860003740Y1 (ko) 오류명령으로 인한 마이크로 프로세서의 작동 정지 방지회로
KR970002614A (ko) 프로그램 카운터 데이타를 이용한 오동작 방지회로
KR950025544A (ko) 전자기기의 데이터 입출력장치
KR920014076A (ko) 실시간 테스크 관리방법
KR920010405A (ko) 키 스캔닝 장치 및 방법
KR910013276A (ko) 반도체 집적 회로 장치
KR970016887A (ko) 디지탈 시스템의 최적 리셋타임 공급장치
KR910005622A (ko) 전자교환기의 가입자 선로 예방 시험방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030129

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee