KR880000360B1 - 기억보호 검사방법 및 그 수행 시스템 - Google Patents

기억보호 검사방법 및 그 수행 시스템 Download PDF

Info

Publication number
KR880000360B1
KR880000360B1 KR1019830004556A KR830004556A KR880000360B1 KR 880000360 B1 KR880000360 B1 KR 880000360B1 KR 1019830004556 A KR1019830004556 A KR 1019830004556A KR 830004556 A KR830004556 A KR 830004556A KR 880000360 B1 KR880000360 B1 KR 880000360B1
Authority
KR
South Korea
Prior art keywords
key
circuit
memory
access
control circuit
Prior art date
Application number
KR1019830004556A
Other languages
English (en)
Other versions
KR840006092A (ko
Inventor
데루다까 다데이시
미노루 고시노
가즈유끼 시미즈
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR840006092A publication Critical patent/KR840006092A/ko
Application granted granted Critical
Publication of KR880000360B1 publication Critical patent/KR880000360B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)

Abstract

내용 없음.

Description

기억보호 검사방법 및 그 수행 시스템
제1도는 종래의 기억보호 검사시스템의 일예를 보여주는 블록도.
제2도는 제1도에 표시된 시스템의 동작을 보여주는 플로우 차아트.
제3도는 본발명에 따른 기억보호 검사시스템의 일실시예를 보여주는 블록도.
제4도는 제3도에 표시된 시스템의 동작을 보여주는 플로우 차아트.
* 도면의 주요부분에 대한 부호의 설명
1 : 엑세스 제어회로 2 : 주기억장치 제어회로
3 : 기억보호키이 제어회로 4 : 기억보호 검사회로
5 : 주기억장치 6 : 키이기억부
10 : 억세스요구 11 : 억세스요구키이
12 : 주기억장치 억세스요구 13 : 키이기억부 억세스요구
31 : 키이기억부 검사신호 40 : 주기억장치 억세스 허가신호
42 : 제로검사신호 43 : 일치신호
Z : 제로검사회로 M : 일치검사회로
O : OR 회로 A : AND회로
본발명은 각장치 에어리어내에 기억보호키이를 제공하는 시스템의 기억보호 검사방법에 관한 것이다.
기억보호 검사방법의 표준은 "IBM System/370 Principles of Operation"(GA 22-7000-6 File No. 370-01)에 잘 알려져 있다.
즉, 주기억장치는 보호기억장치와 같은 다수의 페이지(page), 예를들면 2키로바이트 블록으로 분할되어있으며 8비트를 가진 기억키이가 키이기억부로 기입된다.
기억키이는 다음과 같은 구성을 가진다 : 0 1 2 3 4 5 6 7 A F R C S
상기 구성에서 A는 억세스 제어비트, F는 판독보호비트, R은 참조비트, C는 변경비트, S는 기록보호비트를 표시한다.
중앙처리장치 또는 채널은 보호키이를 구비하고 있다. 중앙처리장치는 프로그램상태 워어드(PSW)중에 보호키이와 번역 룩어사이드 버퍼(translation look aside buffer:TLB)에 기억키이를 구비하고 있다.
채널은 채널번지 지정어(CAW)를 판독하여 CAW로 기록된 보호키이를 유지한다.
다음 표는 보호동작의 요약이다.
[표]
Figure kpo00001
상기 표에서 "일치"는 보호키이가 상위 4비트와 동일하거나 보호키이의 값이 제로인 것을 지시한다.
"가능"은 억세스가 가능함을 지시하며 "불가능"은 억세스가 불가능함을 지시한다.
즉, 정보가 주기억장치로부터 판독될때 정보는 프로그램에 사용될 수 없으며 정보가 주기억장치로 기록될때 기억 위치는 변경되지 않는다.
주기억장치에 전송된 기록신호는 기억키이 및 보호키이가 일치하고 기억키이의 기록보호비트가 제로일때 받아들여진다. 주기억장치로부터 전송된 판독신호는 기억키이 및 보호키이가 일치하거나 기억키이의 기록보호비트가 제로일때 받아들여진다.
그러나 이와같은 종래의 기준에서는 다음번 키이 메모리 억세스 요구가 대기중인 동안의 시간이 길게 되며 키이 메모리는 효율적으로 억세스될수가 없다.
본발명의 목적은 주기억장치의 억세스 요구에 대하여 빠르게 검사될 수 있는 기억보호를 검사하는 방법을 제공하는데 있다.
상기한 목적은 기억영역의 장치 에어리어에 대응하는 기억키이가 각 장치 에어리어내에 구비되어 있으며 기억 키이가 키이기억부에 기억되어 있는 기억보호 검사방법에 있어서 기억영역에 대한 억세스 요구에 따라 억세스가 요구되는 키이의 값을 사전 검사하는 단계와 그 값이 특정된 값일때 키이기억부로부터 기억키이를 판독함이 없이 즉시 기억영역에 억세스를 실행하는 단계를 포함하는 기억보호 검사방법을 제공함에 의해서 얻을 수 있다.
더우기, 상기한 목적은 채널로부터 억세스요구를 수신하는 억세스 제어회로, 억세스 제어회로에 의해 제어되는 주기억장치 제어회로 및 기억보호키이 제어회로, 주기억장치 제어회로에 의해 제어되는 주기억장치, 기억보호키이 제어회로에 의해 제어되는 키이기억부, 및 채널로부터 억세스요구키이, 기억보호키이 제어회로로부터 키이기억부 검사신호 및 키이기억부로부터 기억키이를 수신하여 억세스 제어회로에 주기억장치 억세스 허가신호를 출력하는 기억보호 검사회로로 구성되며, 상기 기억보호 검사회로는 억세스요구를 수신하는 제로검사회로, 억세스 요구 및 키이기억부로부터 기억키이를 수신하는 일치 검사회로, 제로검사회로의 출력과 억세스 제어회로로 부터 키이기억부 억세스요구를 수신하는 제1 AND 회로, NOT 회로를 경유한 제로검사회로의 출력과 키이기억부 억세스요구를 받아들여 기억보호키이 제어회로에 키이 기억부 억세스 허가신호를 출력하는 제2 AND 회로, 일치 검사회로의 출력과 기억보호키이 제어회로로부터의 키이 기억부 검사신호를 수신하는 제3 AND 회로, 제1 AND 회로 및 제3 AND 회로의 출력을 수신하여 억세스 제어회로에 주기억장치 억세스 허가신호를 출력하는 OR 회로로 구성되는, 기억보호 검사시스템을 제공함에 의해서 성취될 수 있다.
본발명의 다른 특징 및 장점들은 첨부된 도면을 참고로 한 다음의 설명으로부터 명확해질 것이며, 그러나 본발명의 범위는 결코 이에 제한되는 것은 아니다.
제1도는 종래의 기억보호 검사시스템을 보여준다.
제1도에서 1은 억세스 제어회로, 2는 주기억장치 제어회로, 3은 기억보호키이 제어회로, 4는 기억보호 검사회로, 5는 주기억장치, 6은 키이기억부, 10은 억세스 요구, 11은 억세스요구키이, 12는 주기억장치 억세스 요구, 13은 키이기억부 억세스요구, 20은 주기억 억세스 정보를 송신하는 라인, 31은 키이기억부 검사신호, 40은 주기억장치 억세스 허가신호, 42는 제로검사신호, 43은 일치신호, Z는 제로검사회로, M은 일치검사 회로, O는 OR 회로, A는 AND회로를 각각 표시한다.
억세스 제어회로(1)는 억세스요구를 분석하여 분석결과에 따라서 주기억장치 제어회로(2) 및 기억보호 키이 제어회로(3)를 제어한다.
주기억장치 제어회로(2)는 주기억장치(5)를 제어하며 기억보호키이 제어회로(3)는 키이기억부(6)를 제어한다.
기억보호 검사회로(4)는 제로검사회로(Z), 일치검사회로(M), OR 회로(O)및 AND회로(A)를 포함한다. 제로검사회로(Z)는 억세스 요구키이(11)가 제로인지 아닌지를 결정하며, 일치검사회로(M)는 억세스요구키이(11)와 키이기억부(6)로부터 판독된 기억키이(60)가 일치하는지 않은지를 결정한다.
억세스요구키이(11)는 보호키이 정보 및 판독/기록정보를 포함한다.
제로검사신호(42)는 논리 "1"이거나 일치신호(43)가 논리 "1"일때 OR회로(O)는 논리 "1"을 출력한다. 키이기억부 검사신호(31)가 논리 "1"이 되고 OR 회로(O)가 논리 "1"을 출력할 때 주기억장치 억세스 허가신호(40)는 논리 "1"이 된다.
키이기억부 검사신호(31)는 데이타가 키이기억부(6)로 부터 판독되는 적당한 시간에 출력된다.
채널이 페이지들중의 블록 베리어(barrier)를 통하여 주기억장치에 억세스할때 억세스 제어회로(1)에 키이 검사를 갖춘 억세스요구를 보낸다.
더우기 중앙처리장치는 이 억세스요구를 수신하기 전에 기억키이를 TLB로 판독하기 때문에 중앙처리장치는 주기억장치 억세스요구가 가능한지 여부를 검사한다. 억세스 제어회로(1)가 키이검사를 갖춘 억세스요구를 수신할때 억세스 제어회로(1)는 기억보호키이 제어회로(3)에 키이기억부 억세스요구(13)를 보낸다.
기억보호키이 제어회로(3)는 키이기억부 엑세스요구(13)를 수신할때 키이기억부(6)에 키이기억부 억세스정보(30)를 보낸다.
키이기억부 억세스정보(30)는 판독 또는 기록 및 키이기억부 번지정보를 지시하는 판독/기록신호를 포함한다. 이 경우에 판독/기록신호는 판독을 지시한다.
키이기억부(6)로부터 판독된 기억키이(60)는 기억보호 검사회로(4)안의 일치검사회로(M)에 보내진다.
만일 기억보호키이 제어회로(3)가 그 값이 논리 "1"인 키이기억부 검사신호(31)를 송신할때 제로검사신호(42) 또는 일치신호(43)가 논리 "1"이면 주기억장치 억세스 허가신호(40)는 논리 "1"이 된다.
주기억장치 억세스 허가신호(40)가 논리 "1"이 될때 억세스 제어회로(1)는 주기억장치 제어회로(2)에 주기억 장치 억세스요구(12)를 송신한다.
주기억장치 제어회로(2)는 주기억장치 억세스요구(12)를 수신할때 주기억장치 제어회로(2)는 주기억장치(5)에 주기억장치 억세스정보(20)를 송신한다.
주기억장치(5)는 주기억장치 억세스정보(20)에 따라서 판독/기록을 실행한다.
제2도는 제1도에 표시된 시스템의 동작을 설명하는 플로우 차아트이다.
이 시스템에서 채널(블록 51)로부터의 억세스요구가 키이 기억부(블록 52)를 갖고 있는지 검사된다.
만약 키이기억부를 갖고 있을 경우 키이기억부는 판독되며(블록 53), 억세스요구키이가 제로인지 여부가 블록(54)에서 검사된다.
억세스요구키이가 제로가 아닐 경우에 판독키이가 억세스 요구와 일치하는지 여부가 블록(55)에서 검사된다.
만약 판독키이가 억세스요구와 일치할 경우 주기억장치는 블록(56)에서 억세스되어 그 억세스 결과가 블록(57)에서 채널로 송신된다.
만약 판독키이가 억세스요구와 일치하지 않을 경우는 키이 검사는 불가능하다.
억세스요구키이가 특정한 값을 가질때 주기억장치는 키이기억부로부터 판독된 데이타에 관계없이 억세스가 가능하다. 그러나 제1도에 나타난 종래의 시스템에서는 비록 억세스요구키이가 특정한 값을 가질지라도 주기억장치 억세스 허가신호는 기억검사신호가 논리 "1"이 될때만 논리 "1"이 된다.
이와같은 종래의 시스템에서는 다음번 키이기억부 억세스 요구가 대기중인 시간이 길게 되며 키이기억부는 효율적으로 억세스될수가 없다.
다음에 본발명의 일실시예를 보여주는 제3도를 참고로 하여 본발명을 설명한다.
제3도에서 A1내지 A3는 AND회로, N은 NOT 회로, 41은 키이기억부 억세스 허가신호를 각각 표시한다. 제3도의 다른 소자들은 제1도의 소자와 동일하며 제1도와 동일한 부재번호로 표시된다.
제3도에 보여진 기억보호 검사회로(4)는 제로검사회로(2), 일치검사회로(M), NOT 회로(N), AND 회로(A1내지 A3)및 OR 회로(O)를 포함한다.
AND회로(A1)는 제로검사신호(42)및 키이기억부 억세스 요구(13)를 수신하며 AND 회로(A3)는 일치신호(43)및 키이기억부 검사신호(31)를 수신한다.
AND회로(A1및 A3)의 출력은 OR 회로(O)의 입력에 공급되며 OR 회로(O)의 출력은 주기억장치 억세스 허가신호(40)로서 사용된다.
AND 회로(A2)는 키이기억부 억세스요구(13)및 제로 검사신호(42)와 반전신호를 수신한다.
AND 회로(A2)의 출력은 키이기억부 억세스 허가신호(41)가 된다.
다음에 제3도에 보여진 실시예의 동작을 설명한다. 채널이 블록 베리어를 통하여 주기억장치(5)를 억세스할때 채널은 키이검사를 갖춘 억세스요구(10)및 억세스 요구키이(11)를 억세스 제어회로(1)에 송부한다 억세스 제어회로(1)가 키이검사를 갖춘 억세스요구(10)를 수신할때 억세스 제어회로(1)는 AND 회로 (A1및 A2)에 키이기억부 억세스요구(13)를 송부한다.
한편, 억세스 요구키이(11)는 제로검사회로(Z)에 공급된다. 키이기억부 억세스요구(13)가 AND 회로(A1및 A2)에 송부될때 만일 제로검사신호(42)가 논리 "1"일 경우에는 주기억장치 억세스 허가신호(40)는 논리 "1"이 된다. 주기억장치 억세스 허가신호(40)가 논리 "1"이 될때 억세스 제어회로(1)는 주기억장치 억세스를 수행하기 위해 제어한다. 키이기억부 억세스 요구(13)가 AND 회로(A1및 A2)에 송부될때 만약 제로검사신호(42)가 논리 "0"이면 키이기억부 억세스 허가신호(41)는 기억보호키이 제어회로(3)에 송부된다. 기억보호키이 제어회로(3)가 키이기억부 억세스 허가신호(41)를 수신할때 회로(3)는 키이기억부 억세스정보(30)를 키이기억부(6)에 보낸다.
기억키이(60)는 키이기억부(6)로부터 판독되며 기억보호 검사회로(4)내의 일치검사회로(M)에 공급된다.
기억보호키이 제어회로(3)가 키이기억부 검사신호를(31)를 ON할때 일치신호(43)는 AND 회로(A3)및 OR회로(O)를 통하여 억세스 제어회로(1)에 송부되어 그 결과 주기억장치 억세스 허가신호(40)는 억세스제어회로(1)에 보내진다.
주기억장치 억세스 허가신호(40)가 논리 "1"일때 억세스 제어회로(1)는 주기억장치를 억세스하도록 제어한다.
제4도는 제3도에 표시된 시스템의 동작을 설명하는 플로우 차아트이다.
제4도에서 블록(51a 내지 59a)은 제2도의 블록(51 내지 59)에 대응한다.
제4도의 특징은 블록(53a 내지 54a)의 순서가 반전되었다는 점에서 제2도의 것과 다르다.
즉, 억세스요구를 가진 억세스요구키이의 값이 블록(54a)에서 검사되며 억세스요구키이의 값이 제로일때 주기억 장치는 블록(56a)에서 엑세스된다.
상기한 설명으로부터 명확한바와 같이 본발명에 따르면 만약 억세스요구키이가 특정한 값을 가질 경우 주기억 장치는 키이기억부를 억세스함 없이 억세스될 수 있다.
그러므로 키이기억부의 억세싱이 효율적으로 수행될 수 있다.

Claims (2)

  1. 기억영역의 장치 에어리어에 대응하는 기억키이가 각 장치 에어리어내에 구비되어 있으며 상기 기억키이가 키이기억부에 기억되어 있는 기억보호 검사방법에 있어서, 상기 기억영역에 대한 억세스요구에 따라서 억세스가 요구된 키이의 값을 사전 검사하는 단계와 상기 값이 특정한 값일때 상기 키이기억부로부터 상기 기억키이를 판독함없이 즉시 기억영역에 대한 억세스를 실행하는 단계를 포함하는 것을 특징으로 하는 기억보호 검사방법.
  2. 채널로부터 억세스요구를 수신하는 억세스 제어회로, 상기 억세스 제어회로에 의해 제어되는 주기억장치 제어회로 및 기억보호키이 제어회로, 상기 주기억장치 제어회로에 의해 제어되는 주기억장치, 상기 기억보호키이 제어회로에 의해 제어되는 키이기억부 및 채널로부터 엑세스 요구키이, 상기 기억보호키이 제어회로로부터 키이기억부 검사신호, 상기 키이기억부로부터 기억키이를 수신하여 상기 억세스 제어회로에 주기억장치 억세스 허가신호를 출력하는 기억보호 검사회로로 구성되는 기억보호 검사시스템에 있어서, 상기 기억보호 검사회로는 상기 억세스요구를 수신하는 제로검사회로, 상기 억세스요구 및 상기 키이기억부로부터 상기 기억 키이를 수신하는 일치검사회로, 상기 제로검사회로의 출력과 상기 억세스 제어회로로부터 키이기억부 억세스요구를 수신하는 제1 AND 회로, NOT 회로를 통하여 상기 제로검사회로의 출력과 상기 키이기억부 억세스요구를 수신하여 상기 기억보호키이 제어회로에 키이기억부 억세스 허가신호를 출력하는 제2 AND 회로, 상기 일치검사회로의 출력과 상기 기억보호키이 제어회로로부터의 상기 키이기억부 검사신호를 수신하는 제3 AND 회로, 상기 제1 AND 회로 및 상기 제3 AND 회로의 출력을 수신하여 상기 억세스 제어회로에 상기 주기억장치 억세스 허가신호를 출력하는 OR 회로로 구성되는 것을 특징으로 하는 기억보호
KR1019830004556A 1982-09-29 1983-09-28 기억보호 검사방법 및 그 수행 시스템 KR880000360B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP57-170080 1982-09-29
JP57170080A JPS5958700A (ja) 1982-09-29 1982-09-29 記憶保護判定方式
JP170080 1982-09-29

Publications (2)

Publication Number Publication Date
KR840006092A KR840006092A (ko) 1984-11-21
KR880000360B1 true KR880000360B1 (ko) 1988-03-20

Family

ID=15898265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830004556A KR880000360B1 (ko) 1982-09-29 1983-09-28 기억보호 검사방법 및 그 수행 시스템

Country Status (9)

Country Link
US (1) US4954982A (ko)
EP (1) EP0106600B1 (ko)
JP (1) JPS5958700A (ko)
KR (1) KR880000360B1 (ko)
AU (1) AU545373B2 (ko)
BR (1) BR8305341A (ko)
CA (1) CA1208803A (ko)
DE (1) DE3381025D1 (ko)
ES (1) ES526027A0 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297268A (en) * 1988-06-03 1994-03-22 Dallas Semiconductor Corporation ID protected memory with a readable/writable ID template
KR920006770B1 (ko) * 1988-12-27 1992-08-17 후지쓰 가부시끼가이샤 명령을 페치(fetch)하기 위한 제어 시스템
DE3901457A1 (de) * 1989-01-19 1990-08-02 Strahlen Umweltforsch Gmbh Verfahren zur adressbereichsueberwachung bei datenverarbeitungsgeraeten in echtzeit
US5335334A (en) * 1990-08-31 1994-08-02 Hitachi, Ltd. Data processing apparatus having a real memory region with a corresponding fixed memory protection key value and method for allocating memories therefor
US5163096A (en) * 1991-06-06 1992-11-10 International Business Machines Corporation Storage protection utilizing public storage key control
JP3006730B2 (ja) * 1991-08-13 2000-02-07 富士ゼロックス株式会社 共同作業用情報処理装置及び共同作業用情報処理方法
JP2788836B2 (ja) * 1992-05-15 1998-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション ディジタルコンピュータシステム
US5475829A (en) * 1993-03-22 1995-12-12 Compaq Computer Corp. Computer system which overrides write protection status during execution in system management mode
US5787309A (en) * 1996-05-23 1998-07-28 International Business Machines Corporation Apparatus for protecting storage blocks from being accessed by unwanted I/O programs using I/O program keys and I/O storage keys having M number of bits
US5724551A (en) * 1996-05-23 1998-03-03 International Business Machines Corporation Method for managing I/O buffers in shared storage by structuring buffer table having entries include storage keys for controlling accesses to the buffers
US5802397A (en) * 1996-05-23 1998-09-01 International Business Machines Corporation System for storage protection from unintended I/O access using I/O protection key by providing no control by I/O key entries over access by CP entity
US5809546A (en) * 1996-05-23 1998-09-15 International Business Machines Corporation Method for managing I/O buffers in shared storage by structuring buffer table having entries including storage keys for controlling accesses to the buffers
US5900019A (en) * 1996-05-23 1999-05-04 International Business Machines Corporation Apparatus for protecting memory storage blocks from I/O accesses
US6324537B1 (en) * 1999-09-30 2001-11-27 M-Systems Flash Disk Pioneers Ltd. Device, system and method for data access control
US6807620B1 (en) * 2000-02-11 2004-10-19 Sony Computer Entertainment Inc. Game system with graphics processor
IL148834A (en) 2000-09-10 2007-03-08 Sandisk Il Ltd Removable, active, personal storage device, system and method
US6809734B2 (en) 2001-03-22 2004-10-26 Sony Computer Entertainment Inc. Resource dedication system and method for a computer architecture for broadband networks
US7516334B2 (en) 2001-03-22 2009-04-07 Sony Computer Entertainment Inc. Power management for processing modules
US6826662B2 (en) 2001-03-22 2004-11-30 Sony Computer Entertainment Inc. System and method for data synchronization for a computer architecture for broadband networks
US7233998B2 (en) * 2001-03-22 2007-06-19 Sony Computer Entertainment Inc. Computer architecture and software cells for broadband networks
US7093104B2 (en) * 2001-03-22 2006-08-15 Sony Computer Entertainment Inc. Processing modules for computer architecture for broadband networks
US7231500B2 (en) * 2001-03-22 2007-06-12 Sony Computer Entertainment Inc. External data interface in a computer architecture for broadband networks
US6526491B2 (en) * 2001-03-22 2003-02-25 Sony Corporation Entertainment Inc. Memory protection system and method for computer architecture for broadband networks
US7024519B2 (en) * 2002-05-06 2006-04-04 Sony Computer Entertainment Inc. Methods and apparatus for controlling hierarchical cache memory
US8224639B2 (en) 2004-03-29 2012-07-17 Sony Computer Entertainment Inc. Methods and apparatus for achieving thermal management using processing task scheduling
US8265270B2 (en) * 2007-12-05 2012-09-11 Microsoft Corporation Utilizing cryptographic keys and online services to secure devices
MY153935A (en) 2008-11-05 2015-04-15 Basf Se Method for producing n, n-substituted-3-aminopropan-1-ols

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3284776A (en) * 1961-06-08 1966-11-08 Decca Ltd Data processing apparatus
US3328765A (en) * 1963-12-31 1967-06-27 Ibm Memory protection system
US3328768A (en) * 1964-04-06 1967-06-27 Ibm Storage protection systems
US3377626A (en) * 1966-04-01 1968-04-16 Robert E. Smith Insulated goggles
US3576544A (en) * 1968-10-18 1971-04-27 Ibm Storage protection system
DE2010640A1 (de) * 1969-05-19 1970-11-26 VEB Kombinat Robotron, χ 8l42 Radeberg Patentwesen, Ost-Berlin WPI3989O Schaltungsanordnung zur Durchführung des Speicherschutzes in Verbindung mit Kanalsteuereinheiten
DE2047287A1 (de) * 1969-10-27 1972-02-03 Robotron Veb K Verfahren und Schaltungsanordnung zur Durchfuhrung des Schutzes von Speicher platzen
US3825903A (en) * 1973-04-30 1974-07-23 Ibm Automatic switching of storage protect keys
US4135240A (en) * 1973-07-09 1979-01-16 Bell Telephone Laboratories, Incorporated Protection of data file contents
JPS5247858A (en) * 1975-10-14 1977-04-16 Kobe Steel Ltd Device for coating steel pipe
US4037214A (en) * 1976-04-30 1977-07-19 International Business Machines Corporation Key register controlled accessing system
US4035779A (en) * 1976-04-30 1977-07-12 International Business Machines Corporation Supervisor address key control system
US4038645A (en) * 1976-04-30 1977-07-26 International Business Machines Corporation Non-translatable storage protection control system
JPS542026A (en) * 1977-06-07 1979-01-09 Hitachi Ltd Memory unit
JPS596415B2 (ja) * 1977-10-28 1984-02-10 株式会社日立製作所 多重情報処理システム
US4521846A (en) * 1981-02-20 1985-06-04 International Business Machines Corporation Mechanism for accessing multiple virtual address spaces
US4472790A (en) * 1982-02-05 1984-09-18 International Business Machines Corporation Storage fetch protect override controls

Also Published As

Publication number Publication date
JPS6235702B2 (ko) 1987-08-03
AU545373B2 (en) 1985-07-11
EP0106600B1 (en) 1989-12-27
DE3381025D1 (de) 1990-02-01
ES8502275A1 (es) 1984-12-16
BR8305341A (pt) 1984-05-08
ES526027A0 (es) 1984-12-16
AU1912483A (en) 1984-04-05
EP0106600A2 (en) 1984-04-25
JPS5958700A (ja) 1984-04-04
US4954982A (en) 1990-09-04
EP0106600A3 (en) 1987-01-21
KR840006092A (ko) 1984-11-21
CA1208803A (en) 1986-07-29

Similar Documents

Publication Publication Date Title
KR880000360B1 (ko) 기억보호 검사방법 및 그 수행 시스템
US4483003A (en) Fast parity checking in cache tag memory
KR940002755B1 (ko) 1칩 마이크로 컴퓨터
US4675646A (en) RAM based multiple breakpoint logic
KR950007448B1 (ko) 집적회로 메모리 시스템
US4903194A (en) Storage addressing error detection circuitry
US4999770A (en) Command controlled multi-storage space protection key pretesting system permitting access regardless of test result if selected key is predetermined value
US3986169A (en) Device protection method and apparatus
US4943914A (en) Storage control system in which real address portion of TLB is on same chip as BAA
KR970059943A (ko) 통신장치
US4811347A (en) Apparatus and method for monitoring memory accesses and detecting memory errors
US4698754A (en) Error detection of scan-out in a diagnostic circuit of a computer
US4641277A (en) System for detecting access to storage
US5444852A (en) I/O device interface having buffer mapped in processor memory addressing space and control registers mapped in processor I/O addressing space
US4731748A (en) Pocket computer with means for checking the detachable memory module before and after power interruption
KR910014819A (ko) 듀얼-포트 캐쉬 태그 메모리
US4803616A (en) Buffer memory
WO1991007754A1 (en) Read-while-write-memory
US3618028A (en) Local storage facility
JPS6161413B2 (ko)
US6742073B1 (en) Bus controller technique to control N buses
JPH0154735B2 (ko)
KR940006823B1 (ko) 메모리 라이트 보호회로
JPH0210448A (ja) キャッシュメモリシステム
JPS59231789A (ja) デ−タ一致検出機構付きメモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990309

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee