KR880000252B1

KR880000252B1 - 에러 정정부호화방법

Info

Publication number: KR880000252B1
Application number: KR8201689A
Authority: KR
Inventors: 겐다로오 오다까
Original assignee: 이와마 가즈오; 쏘니 가부시기가이샤
Priority date: 1981-04-16
Filing date: 1982-04-16
Publication date: 1988-03-15
Also published as: JPS57171860A; JPH0147943B2; KR830010422A

Abstract

내용 없음.

Description

에러 정정부호화방법

제1도 및 제2도는 본원 발명 설명의 참고를 위한 크로스인터리이브를 사용한 에러 정정부호의 일례의 부호기 및 데이터상호의 관계를 나타낸 약선도.

제3도 및 제4도는 본원 발명의 설명을 위한 부호기 및 데이터상호의 관계를 나타낸 약선도.

제5도는 본원 발명의 일실시예의 1인터리이브블록의 데이터 집합을 나타낸 약선도.

제6도는 본원 발명의 일실시에의 부호기의 구성을 나타낸 블록도.

제7도는 본원 발명의 다른 실시예의 1인터리이브블록의 데이터 집합을 나타낸 약선도.

* 도면의 주요부분에 대한 부호의 설명

1 : 부호기 2 : mod 2의 가산기

3 : 메모리회로 4 : mod, 2의 가산기

5 : 메모리회로 6 : CRC 발생기

11 : 부호기 12 : mod, 2의 가산기

13 : 메모리회로 14 : mod.의 가산기

15 : 메모리회로 16 : CRC 발생기

21 : 부호기 22 : 입력단자

23 : RAM 24 : RAM

25 : 엔코우더 26 : 출력단자

27 : 데이터셀렉터 28 : 데이터셀렉터

29 : 어드레스셀렉터 30 : 어드레스셀렉터

31 : 어드레스카운터 32 : ROM,

33 : 블록카운터 34 : 에더

35 : 위어드카운터

본원 발명은 귀환형의 크로스인터리이브를 사용한 에러정정부호화방법에 관한 것이다. 예를 들면 오디오 PCM신호계열을 소정수의 샘플(워어드)마다 구분하고, 이것에 대해서 에러정정용의 장코오드를 부가하여 소정수의 PCM 데이터와 에러정정코오드와의 각각에 서로 다른 지연을 부여하는 인터리이브조작을 하며 다시 에러검출코오드를 부가하여 기록재생하는 일이 행해지고 있다. 이와 같은 인터리이브의 하나로서 제1의 배열상태에 있는 소정수의 PCM워어드에 대해서 제1의 장코오드를 부가하고 인터리이브 조작 후의 제2의 배열상태에 있는 소정수의 PCM워어드에 대해서 제2의 장코오드를 부가하며, 인터리이브 조작 후의 제3의 배열상태에 있는 소정수의 PCM워어드 및 제1, 제2의 장코오드에 대해서 제3의 장코오드를 부가하는 크로스인터리이브가 제안되고 있다. 크로스인터리이브는 PCM데이터의 각 워어드가 제1의 장코오드와 제2의 장코오드와의 각각을 생성하는 두 개의 계열에 포함되므로 단순한 인터리이브에 비해서 에러정정능력을 향상시킬 수 있다. 귀환형의 크로스인터리이브는 제1이 장코오드를 생성하는 계열에도 제2의 장코오드를 포함시키도록 제2의 장코오드를 제1의 배열상태로 귀환하는 것으로서 에러정정능력이 더욱 향상된다.

제1도는 비귀환형의 크로스인터리이브로서 블록완결형의 부호기 (1)의 구성을 나타내고 있다. 오디오 PCM데이터 등의 PCM데이터를 (n워어드×m블록)의 1인터리이브블록으로 나눈다. W(m, n)의 표현에 있어서 m은 인터리이브블록내의 블록번호를 나타내며, n은 인터리이브블록내의 워어드번호를 나타낸다. 이 인터리이브블록내의 각 블록의 데이터에서 제1의 패리티데이터 P_m이 (mod, 2)의 가산기(2)에 의해서 형성된다.

다음에 메모리회로(3)에 의해서 인터리이브 처리가 이루어진다. 메모리회로(3)는 1인터리이브블록분의 데이터를 기억할 수 있는 용량의 것으로서 W(m, 0), W(m, 1)…W(m, n-1), P_m의 각 워어드에 대해서 서로 d블록씩의 차를 갖는 지연을 부여하도록 동작한다. 이 지연처리에 의해서 제2의 배열상태로 된 PCM데이터및 패리티데이터를 (mod. 2)의 가산기(4)에 공급하므로써 제2의 페리티데이터 Q_m이 형성된다.

단, 블록번호 m-kd, m-nd는 (mod. m)로 계산되며, 1인터리이브블록마다 완결하는 것으로 된다.

제2도는 이러한 블록완결형의 크로스인터리이브를 나타내고 있으며, 동 도면에 있어서의 수직방향의 선은 제1의 패리티 P_m을 생성하는 데이트의 계열을 나타내며, 또 비스듬한 방향의 선은 제2의 패리티 Q_m을 생성하는 데이터의 계열을 나타내고 있다. 제2도의 파선의 상태에 나타낸 것처럼 제2의 패리티 Q_m을 생성하는 데이터의 블록번호는 (mod. m)으로 계산되기 때문에 블록번호가 보다 작은 수로 되돌아가는 일이 있다. 그 관계로 1인터리이브블록분의 용량의 메모리회로가 필요해진다. 1인터리이브블록내의 모든 PCM 워어드는 두 개의 피리티생성계열에 포함되며, 또한 이 두개의 패리티생성계열은 1인터리이브블록내의 각 워어드마다 다른 것으로 된다.

또한 n개의 PCM데이터계열과 2개의 패리티데이터계열에 대해서 0, (D-d), 2(D-d)……n(D-d), (n+1)(D-d)(블록)의 각 지연을 부여하는 메모리회로(5)가 설치된다. 이 지연의 경우도 블록번호가 (mod. m)으로 계산된다. 그리고 메모리회로 (5)에서 지연된 데이터계열의 각각에서 취출된 (n+2) 워어드의 데이터가 CRC발생기(6)에 공급되며, CRC코오드가 형성된다. CRC코오드는 (n+2)개의 워어드에 관한 에러검출용의 것이다.

상술한 부호기의 출력은 각 데이터계열마다 고정헤드에 의해서 자기테이프의 길이방향의 트랙으로서 기록되거나 직렬데이터계열로 변환되며, 회전헤드로 하나의 트랙으로서 자기테이프에 기록되거나 한다. 자기테이프에 기록되었을 때에 있어서 각 인터리이브블록은 블록완결로 되어 있기 때문에 기록위치로 인터리이브블록마다 다른 것으로 되며, 인터리이브블록을 단위로 하는 편집이 용이해진다.

상술한 바와 같은 에러정정부호화가 이루어진 데이터는 자기테이프에서 재생되며, 먼저 CRC코오드에 의해 에러의 유뮤가 체크된다. 다음에 부호기의 메모리회로(5)에 의해 주어진 지연량이 캔슬되는 더인터리이브처리가 이루어지며, 제2의 패리티 Q를 사용한 에러검출, 정정이 행해진다. 또한 부호기의 메모리회로(3)에 의해 주어진 지연량이 캔슬되는 디인터리이브처리가 이루어지며, 제1의 패리티 P를 사용한 에러검출, 정정이 행해진다. 이들 디인터리이브처리도 인터리이브블록의 단위로 이루어진다.

상술한 것처럼 인터리이브블록 완결형으로 함으로써 간이편집이 용이해진다. 단지 상술한, 부호구성은 비귀환형의 크로스인리리이브이기 때문에 제1의 패리티 P는 제2의 패리티 Q를 생성계열에 포함하고 있지 않으며 에러정정능력이 뒤진다. 이 발명의 주된 목적은 귀환형의 크로스인터리이브로서 더구나 블록완결형의 에러정정 부호화방법을 제공하는데 있다.

또 오디어 PCM신호 등의 디지탈데이터를 예를 들어 회전헤드형 테이프레코오더에 의해서 기록, 재생할 경우에 기록되어 있는 신호의 종류, 용도 등을 나타내는 제어용정보를 부가할 경우가 많다. 제어용 정보로서는 스테레오방송 및 2개국어방송의 어느 오디오신호인지를 나타내는 제어신호, 프리엔파시스가 걸려 있는지의 여부를 나타내는 제어신호, 노이즈저역처리가 되어 있는지의 여부 및 그 종류를 나타내는 제어신호, 오디오채널이 고쳐 쓰여진 회수를 나타내는 제어신호, 선곡 또는 디스플레이용의 정보를 포함하는 제어신호 등이 있다.

종래에는 메인의 디지탈데이터와는 따로 제어신호를 삽입하는 동시에 제어신호도 비교저 중요하기 때문에 제어신호에 대해서 독자작인 에러정정부호화를 하도록 하고 있었다. 따라서 메인의 데이터와 따로 특별한 전송에어리어를 설치할 필요하 있으며, 또 제어용신호에 대해서 독자적인 에러정정용의 부호기 및 복호기를 설치하기 위해 구성이 복잡해서는 문제점이 있었다.

본원 발명은 이와 같은 문제점도 해소할 수 있도록 하는 것이다. 본원 발명에서는 에러검출, 정정능력이 높은 귀환형 크로스인터리이브부호를 사용하는 동시에 부호화된 소정수의 워어드의 집합이 블록마다 완결하도록 하고 있다. 이 때문에 본원 발명이 적용된 전송데이트를 자기테이프에 기록했을 때에 블록단위에서의 편집을 용이하게 할 수 있고, 더구나 에러정정능력을 향상시킬 수 있다.

또 본원 발명에서 정정용의 장코오드의 초기값을 제어신호로 인정하면 이 제어신호용에 특별한 전송에어리어를 설치할 필요가 없고, 또 제어신호용의 부호기 및 복호기를 설치하지 않아도 된다.

다음에 본원 발명에 대해서 제3도 및 제4도에 의거하여 설명한다. 제3도는 본원 발명의 부호기(11)를 나타내는 것으로, 이 도면에 있어서도 PCM데이터의 (n워어드×m블록)의 집합을 1인터리이브블록으로 한다. 그리고 (mod. 2)의 가산기(12)로 제1의 페리티 P_m을 생성하고, 메모리회로(13)에서 인터리이브를 행한다. 다른 (mod. 2)의 가산기(14)로 제2의 패리티 Q_m(Q_m+d)을 생성하고, 메모리회로(15)에서 다시 인터리이브를 한다. 이 인터리이브 후의 (n+2)개의 워어드는 CRC발생기(16)에 송출되며, 여기서 CRC의 코오드가 생성된다.

이 경우 부호기(11)는 귀환형으로 되어 있으며, 이 때문에 제1의 패리티 P는 제2의 패리티 Q를 포함하여 형성된다.

제2의 패리티 Q는 제1의 패리티 P를 포함하여 형성된다.

단, 블록번호에 대해서는 (mod. m)으로 계산된다. 위의 두 식은 크로스인터리이브조건을 정한다.

즉, (Q_m

Q_m+d)는 P_m에 관계없이 일의적(一義的)으로 정해진다. 마찬가지로

처럼 (P_m

P_m+d)는 Q_m에 관계없이 일의적으로 정해진다. 즉, 패리티데이터열

는 각항의 자로 정의되며, P_m, Q_m의 관계는 크로스인터리이브조건으로 정의된다. 따라서 어떤 1항에 초기값을 대입함으로써 각 항이 결정된다.

상술한 크로스인터리이브조건

에 있어서 초기값 Q₀를 예를 들어 0이라고 하면 각 패리티는 다음처럼 순번으로 1워어드씩 결정되게 된다.

여기서, 블록완결형으로 하고 있는 일로 해서 블록번호는(mod. m)이며, ld(mod. m)=0으로 되는 ld(블록번호)가 존재한다. 이때, (Qld=Q₀, Pld=P₀)로 되면 좋다. 이 증명은 다음처럼 이루어진다.

여기서, (i=0∼(l-1))이므로, id도 id-(k+1)d도 동일블록번호가 반드시 1회씩 포함되어 있다. 따라서

Qld=Q₀=0

으로 된다. 또, (ld=0)이므로

가 된다.

제4도는 (n워어드×m블록)을 1인터리이브블록으로 할 때의 귀환형 크로스인터리이브에 있어서의 서로의 관계를 나타내고 있다.

상술한 것처럼 귀환형 크로스인터리이브에서는 두 개의 패리티, P_m, Q_m을 d블록씩의 간격을 가지고 순차 결정된다. 따라서 이 단위지연량 d와 1인터리이브블록의 블록수 m이 서로 소(素)일 경우에는 (md=0 (mod. m))으로 되어 P_m, Q_m의 각각이 m개 결정된다.

상술한 설명에서는 간단화를 위해서 초기값 Q₀를 0으로 했지만 이 초기값 Q₀로서는 임의의 것을 사용할 수 있다. 그래서 본원 발명에서는 초기값 Q₀로서 상술한 바와 같은 제어정보를 나타내는 코오드를 사용하도록 할 수도 있다. 이 경우, 1워어드의 초기값을 제어신호의 1워어드와 대응시키는데 한정되지 않고, 연속하는 복수개의 인터리이브 블록의 각각에 존재하는 복수워어드의 초기값에 의해서 제어신호의 1단위를 구성하도록 해도 된다.

그리고 d와 m이 서로 소가 아닐 경우, 즉 (m=a×m', d=a×d') (m'd=0 (mod. m))일 경우에는 각 패리티가 m'개밖에 정해지지 않게 된다. 그러나 이 때에는 a개의 초기값을 결정함으로써 a개의 계열의 귀환형크로스인터리이브로 하면 된다.

또한 상술한 것처럼 두 개의 패리티를 각기 생성하는 워어드계열이 단위지연량 d의 정수배의 거리로써 떨어지는 선형귀환형 크로스인터리이브에 한정되지 않고, 이 두개의 패리티를 각기 생성하는 워어드 계열간의 거리가 규칙적이 아닌 비선형귀환형 크로스인터리이브의 구성으로 해도 좋다.

다음에 본원 발명의 일실시예에 대해 제5도 및 제6도에 의거하여 설명한다. 이 실시예는 비선형·귀환형 크로스인터리이브의 경우이다. 제5도에 나타낸 것처럼 (m=0∼174, n=0∼5) (175×6=1050 워어드)를 1인터리이브로크라고 한다. 그리고 두 개의 패리티 P_m, Q_m은 다음처럼 정해진다.

Q_m=P_m+18

W(m+36.0)

W(m+54.1)

W(m+72.2)

W(m+90,3)

W(m+108,4)

W(m+126,5)

P_m+18=Q_m+1

W(m+29,0)

W(m+35,1)

W(m+51,2)

W(m+66,3)

W(m+78,4)

W(m+92,5)

그리고, 초기값 Q₀로서는 메모리가 대응하는 어드레스에 기입된 제어데이터를 사용한다. 윗식에서 표시되는 두 개의 패리티를 형성하는데는 먼저 1인터리이브블록의 모든 PCM데이터를 RAM(랜덤액세스메모리)에 기입해 두고, 블록번호(블록어드레스) m을 0에서 174까지 순차 바꾸어서 윗식의 크로스인터리이브의 조건을 만족시키는 블록어드레스를 워어드번호 n(워어드어드레스)과 관련해서 발생시켜 윗식의 PCM데이터를 순차 독출하도록 되어진다. 그리고 형성된 패리티를 RAM의 대응하는 어드레스에 다시 기입한다. 또 CRC코오드를 형성할 때에는 RAM에서 패리티데이터 및 PCM데이터를 독출하여 CRC코오드를 발생하도록 되어진다.

제6도는 상술한 일실시예에 있어서의 부호기(21)의 구성을 나타내며, 동 도면에 있어서 (22)로 나타내는 입력단자에 1워어드 8비트의 PCM데이터가 공급된다. 또 (23) 및 (24)의 각각은 (8×175) 워어드 이상의 예를 들어 (8×2K비트)의 용량을 갖는 RAM을 나타낸다. RAM (23)(24)의 한쪽은 블록어드레스 및 워어드어드레스가 보진(步進)되며, 입력단자(22)로부터의 PCM데이터를 끌어 넣는 동작을 하고, 그 다른 쪽은 크로스인터리이브조건을 만족시키도록 어드레스가 제어되며, 이전의 동작사이클로 기입되어 있는 PCM 데이터를 출력하는 동시에 엔코오더(25)에서 형성된 예를 들어 두 개의 패리티데이터를 끌어 넣는 동작을 한다. RAM(23)(24)의 한쪽에서 독출된 PCM데이터 및 패리티데이터에 대해서 엔코오더(25)내의 CRC발생기가 형성한 CRC코오드가 부가되며, 그 출력단자(26)에 취출된다. 이 예에서는 각 블록마다의 6워어드의 PCM 데이터와 2워어드의 패리티에 대해서 16비트의 CRC코오드가 부가되도록 되어있다. RAM (23)(24)에는 데이터절환용인 데이터셀렉터(27)(28) 및 어드레스절환용인 어드레스셀렉터(29)(30)이 설치되어 있다.

워어드클록 CK가 공급되는 어드레스카운터(31)에 의해 0에서 174까지 보진하는 블록어드레스와 각 블록어드레스에 있어서 0에서 5까지 보진하는 워어드어드레스가 형성된다. 도시한 예에서는 RAM(23)에 이 어드레스가 공급되며, PCM데어터가 RAM(23)에 기입된다. 또 두 개의 패리티데이터를 형성할 경우에는 상술한 수식으로 나타낸 것처럼 초기값 예를 들면 Q₀를 사용하여 (P₁₈→Q₁→P₁₉→Q₂→P₂₀→Q₃→P₂₁……)으로 각기 175개의 두 개의 패리티가 순번으로 결정된다. 이 각 패리티는 RAM(23)(24)의 한쪽의 대응하는 어드레스에 기입된다. 이와 같은 크로인터리이브를 할 경우의 블록어드레스가 ROM(32), (mod. 175), 즉 175 진(進)의 블록카운터(33), (mod. 175)의 애더(34)에 의해서 형성되며, 또 워어드어드레스가 워어드클록 CK이 공급되는 8진의 워어드카운터(35)에 의해서 형성된다. RAM(23)(24)에 공급되는 11비트의 어드레스코오드 중의 상위 8비트가 블록어드레스로 되며, 하위 3비트가 워어드어드레스로 된다.

워어드카운터(35)의 캐리어출력이 두 개에 한 개의 비율로 블록카운터(33)에 공급되는 동시에 워어드어드레스가 ROM(32)에 공급된다. 상술한 수식으로 표시되는 패리티 Q_m, P_m을 형성할 경우, 먼저 (m=0)의 출력이 블록카운터(33)에서 발생한다. 이것과 동시에 패리티 P_m을 형성하기 위한 모우드셀렉트가 ROM(32)에 공급된다. 그리고 워어드카운터(35)에서 발생하는 워어드어드레스가 (0∼7)로 변화하는 것과 동기해서 ROM(32)에서 (36, 54, 72, 90, 108, 126, 18)의 블록 어드레스가 이 순서로 발생하며 애더(34)를 통해서 RAM(23)(24)의 한쪽(도시한 예에서는 RAM(24))에 주어진다. 이것에 의해서 W(36, 0) W(54, 1)……W(126, 5)의 합계 6워어드의 PCM 데이터가 RAM(24)에서 독출되며, 엔코오더(25)내에 있어서 패리티 P₁₈이 형성되고, 이 패리티 P₁₈이 RAM(24)의 대응하는 어드레스에 기입된다. 이 패리티 P₁₈은 엔코우더(25)내의 레지스터에 보존되어 있다.

다음에 ROM(32)에 대한 모우드셀렉트가 패리티 Q_m을 형성하는 것으로 절환된다. 이 상태에서는 블록카운터(33)의 출력은 아직 0이다. 그리고 워어드어드레스가 변화하는 것과 동기해서 (29, 35, 51, 66, 78, 92, 1)의 순서로 블록어드레스가 발생하며, 애더(34)를 통해서 RAM(24)에 주어진다. 이것에 의해서 W(29, 0) W(35, 1)……W(92, 5)의 합계 6워어드의 PCM 데이터가 RAM(24)에서 독출되며, 엔코우더내에 있어서 (Q₁=P₁₈

W(29, 0)

……

W(m+92,5)의 연산으로서 패리티 Q₁이 형성되고, 이 패리티 Q₁이 대응하는 어드레스에 기입된다.

다음에 워어드카운터(35)의 캐리어출력에 의해서 블록카운터(33)가 1더해져서 (m=1)로 된다. 이 상태에 있어서, 상술한 바와 마찬가지의 동작에 의해서 먼저 패리티 P₁₉이 형성되며, 다음에 패리티 Q₂가 형성된다. 또한 (m=2)(m=3)……(m=174)의 각 단계에 있어서, 상술한 동작이 반복되며 모든 패리티가 결정된다.

그리고 1인터리이브블록분의 PCM 데이터 및 패리티가 순차 RAM(24)에서 독출되며, 각 블록마다의 데이터에 대한 CRC 코우드가 엔코우다(25)에 있어서 형성되고, 이 CRC 코오드가 부가된 전송데이터가 출력단자(26)에 취출된다. 다음의 동작사이클에서는 RAM(23)와 RAM(24)과의 동작이 교대되며 재차 마찬가지의 동작이 이루어진다.

상술한 것처럼 부호화된 전송데이터에 대한 복호기는 도시를 생략하지만 그 어드레스콘트롤에 대해서는 부호기의 경우와 마찬가지로 이루어진다. 단, 복호기에서는 먼저 CRC 체크가 행해지며, 그 결과가 1비트로 되고, 이 1비트가 디인터리이브를 위한 RAM에 데이터와 함께 기입된다.

또 제7도는 비선형귀환형 크로스인터리이브에 대해서 본원 발명을 적용한 다른 실시예의 증명에 사용하는 것으로 동 도면에 나타낸 것처럼 (7×150)워어드에서 1인터리이브블록을 구성한다. 또 두 개의 패리티를 다음 식으로 형성한다.

Q_m=P_m+16

W(m+32, 0)

W(m+48, 1)

W(m+64, 2)

W(m+80, 3)

W(m+96, 4)

W(m+112, 5)

W(m+128, 6)

P_m+16=Q_m+2

W(m+24, 0)

W(m+26, 1)

W(m+42, 2)

W(m+54, 3)

W(m+62, 4)

W(m+72, 5)

W(m+86, 6)

이 패리티의 형성방법은 먼저 초기값 Q₀을 사용하여 (P₁₆→Q₂→P₁₈→Q₄→……)로 짝수블록번호의 패리티를 결정한다. 다음에 초기값 Q₁을 사용하여 (P₁₇→Q₃→P₁₉→Q₅→……)로 홀수블록번호의 패리티를 결정한다. 즉, 본원 발명의 다른 실시예는 두 개의 크로스인터리이브계열이 존재할 경우이다. 이 때에는 초기값 Q₀, Q₁으로서 제어신호를 사용할 수 있다.

이와 같은 실시예에서는 귀환형의 크로스인터리이브를 채용하고 있기 때문에 정정능력을 향상시킬 수 있다. 더구나 부호화된 소정수의 워어드의 집합이 블록마다 완결하고 있으므로 전송데이터를 자기테이프에 기록했을 때에 블록단위에서의 편집을 용이하게 할 수 있다.

또 상술한 실시예에서는 초기값 Q₀(Q₀, Q₁)으로서 제어신호를 사용하도록 하고 있기 때문에 제어신호용의 전송에어리어나제어신호용의 에러정정부호기, 복호기가 불필요해지는 실효가 있다. 그리고 상술한 실시예에서는 에러검출, 정정부호로서 패리티를 사용했지만, 이것 이외의 BCH부호 등의 에러검출, 정정부호를 사용하도록 해도 된다. 또 RAM에 PCM데이터를 기입할 때의 기입어드레스를 제어하여 1인터리이브블록내의 데이터의 배열을 원래의 순서와 다르도록 해서 보간(補間) 등을 용이하게 하도록 해도 된다.

Claims

연속하는 PCM데이터를 (m×n) 워어드의 단위로 블록화하고, 이 1블록내의 PCM 데이터의 각 워어드가 제1의 에러정정용의 장코오드(P_m)의 생성계열과 제2의 에러정정용의 장코오드(Q_m)의 생성계열과의 양자에 포함되며, 또한 상기 1블록(m)내의 PCM데이터의 각 워어드의 상기 제1 및 제2의 에러정정용의 장코오드의 생성계열(12, 14)이 서로 상이하도록 이루어지고, 다시 상기 제1의 에러정정용의 장코오드의 생성계열(12)에 상기 제2의 에러정정용의 장코오드(Q_m)가 포함되는 동시에 상기 제2의 에러정정용의 장코오드의 생성계열(14)에 상기 제1의 에러정정용의 장코오드(P_m)가 포함되도록 하는 것을 특징으로 하는 에러정정부호화방법.
상기 제1의 에러정정용의 장코오드(P_m) 또는 상기 제2의 에러정정용의 장코오드(Q_m)의 초기값을 소정의 값으로 선정한 특허청구의 범위 1기재의 에러정정부호화방법.
상기 소정의 값을 제어신호로 한 특허청구의 범위 2기재의 에러정정부호화방법.