KR870005537A - 지터 보정 회로 - Google Patents
지터 보정 회로 Download PDFInfo
- Publication number
- KR870005537A KR870005537A KR860009305A KR860009305A KR870005537A KR 870005537 A KR870005537 A KR 870005537A KR 860009305 A KR860009305 A KR 860009305A KR 860009305 A KR860009305 A KR 860009305A KR 870005537 A KR870005537 A KR 870005537A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- output
- oscillation
- clock
- phase
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 도시한 회로 계통도.
제2도는 본 발명의 제2실시예를 도시한 회로 계통도.
제3도는 본발명의 제3실시예를 도시한 회로 계통도.
*도면의 주요 부분에 대한 부호의 설명
1 : 아날로그-디지탈(AD)변환회로 2 : 위상 편차 검출 회로
3 ; 디지탈-아날로그(DA)변환회로 4 : 제1저역 통과 휠터
5 : 제1전압 제어 발진 회로 6 : 타이밍 펄스 발생 회로
7 : 리 샘플링 회로 8 : 제1주파수 분할 회로
9 : 위상 비교 회로 10 : 제2저역 통과 휠터
11 : 제2전압 제어 발진 회로 12 : 제2주파수 분할 회로
13 : 샘플링 펄스 발생 회로 14,26 : 제한기 회로
15,27 : 펄스 폭 제한 회로 16,28 : 제1 AND 회로
17,29 ; 최소 펄스 발생 회로 18,30 : 최대 펄스 발생 회로
19,31 : 제2 AND회로 20,32 : OR회로
21 : 제3주파수 분할 회로 22 : 제4주파수 분할 회로
23 : 직렬-병렬 변환 회로 23a : 제1전이 레이지터
23b : 제1 래치 회로 24 : 병렬-직렬 변환 회로
24a : 제2전이 레지스터 24b : 제2래치 회로
25 : 위상 폐쇄 루우프(PLL)회로
Claims (10)
- 재생 비디오 신호내에 함유된 재생 수평 동기 신호의 위상 편차에 따른 신속 주파수 응답 특성을 갖고 있는 제1발진 출력을 제공하기 위한 제1발진 제어회로, 아날로그-디지탈 변환에 의해 디지탈 데이타를 제공하도록 제1발진 출력을 기초로 하여 재생 비디오 신호를 샘플하기 위한 아날로그-디지탈 변환회로, 재생 수평 동기 신호의 위상 편차 또는 제1발진 출력의 이상 편차에 따른 안정한 주파수 응답 특성을 갖고 있는 제2발진 출력을 제공하기 위한 제2발진 제어회로, 및 제2발진 출력을 기초로 하여 디지탈 데이타를 리샘플하기 위한 리샘플링 회로로 구성되는 것을 특징으로 하는 지터 보정 회로.
- 제1항에 있어서, 제2발진 제어회로가 제1발진 출력 또는 이의 주파수 분할 출력을 기준 입력으로서 수신하고 제2발진 출력 궤환 또는 이의 주파수 분할 출력을 비교될 입력으로서 수신하기 위한 위상 비교회로, 이 위상 비교 회로의 출력을 수신하기 위해 낮은 차단 주파수를 갖고 있는 저역 통과 휠터, 이 지역 통과 휠터의 출력의 레벨 변화를 선정된 범위내로 제한시키기 위한 제한기회로, 및 이 제한기회로의 출력을 제어 입력으로서 수신하기 위한 가변 회로로 구성된 위상 폐쇄 루우프 회로로 구성되는 것을 특징으로 하는 지터 보정 회로.
- 제1항에 있어서, 제2발진 제어회로가 제1발진 출력 또는 이의 주파수 분할 출력을 기준 입력으로서 수신하고 제2발진 출력 궤환 또는 이의 주파수 분할된 출력을 비교될 입력으로 수신하기 위한 위상 비교 회로, 이 위상 비교 회로의 출력의 변화를 선정된 범위내로 제한시키기 위한 변화 제한 회로, 이 변화 제한 회로의 출력을 수신하기 위해 낮은 차단 주파수를 갖고 있는 저역 통과 휠터, 및 이 저역 통과 휠터의 출력을 제어 입력으로서 수신하기 위한 가변 발진 회로로 구성된 위상 폐쇄 루우프 회로로 구성되는 것을 특징으로 하는 지터 보정 회로.
- 제3항에 있어서, 위상 비교회로가 제1발진 출력의 주파수 분할 출력 및 제2발진 출력의 주파수 분할 출력을 수신하기 위한 이론적 적회로이고, 변화 제한 회로가 위상 비교 회로의 출력의 펄스폭을 신정된 범위내로 제한시키기 위한 펄스폭 제한 회로로 구성되는 것을 특징으로 하는 지터 보정 회로.
- 제1항에 있어서, 재생 비디오 신호가 멀티플렉스 서브-나이퀴스트 샘플링 엔코드 시스템을 사용하여 양질의 비디오 신호의 대역을 압축시킴으로써 얻어진 재생 압축 비디오 신호인 것을 특징으로 하는 지터 보정 회로.
- 제5항에 있어서, 재생 압축 비디오 신호가 저장된 정보를 광학적으로 재생시키기 위해 양질의 비디오 디스크 플레이어에 의해 재생되는 것을 특징으로 하는 지터 보정 회로.
- 제1항에 있어서, 제1발진 제어 회로가 재생 수평 동기신호를 발생시키기 위한 타이밍을 갖고 있는 디지탈 데이타를 기초로 하여 제1발진 출력의 주파수를 제어하는 것을 특징으로 하는 지터 보정 회로.
- 재생 비디오 신호 내의 수평 동기 성분의 위상 편차에 따라 발진 주파수를 변화시키기 위해 제1클럭를 제공하기 위한 제1발진 제어회로, 제1클럭을 기준 입력으로서 수신하고 안정한 주파수를 갖고 있는 제2클럭을 제공하기 위한 제2발진 제어회로, 제1클럭을 기초로 하여 비디오 신호를 디지탈 데이타로 변환시키기 위한 아날로그-디지탈 변환 회로, 데이타를 래치시키기 위한 래치 회로, 제1클럭을 기초로 하여 직렬 데이타와 같은 디지탈 데이타가 병렬 데이타로 변환될 때마다 디지탈 데이타를 래치 회로내에 이송 및 저장하기 위한 직렬-병렬 변환 회로, 및 제2클럭의 주파수 분할 출력을 기초로 하여 래치회로의 출력을 래치시키고 제2클럭을 기초로 하여 병렬 데이타를 직렬 데이타로 변환시키기 위한 병렬-직렬 변환 회로로 구성되는 것을 특징으로 하는 지터 보정 회로.
- 제8항에 있어서, 제2발진 제어 회로가 제1클럭을 기준 입력으로서 수신하고 제2클럭 궤환을 비교 입력으로서 수신하기 위한 위상 비교 회로, 이 위상 비교 히로의 출력의 변화를 선정된 범위내로 제한시키기 위한 츨력 제한 회로, 이 출력 제한 회로의 출력을 수신하는 낮은 차단 주파수를 갖고 있는 저역 통과 휠터, 및 이 저역 통과 휠터의 출력을 제어 입력으로서 수신하기 위한 가변 발진 회로로 구성된 위상 폐쇄 루우프 회로로 구성되는 것을 특징으로 하는 지터 보정 회로.
- 제8항에 있어서, 제2발진 제어회로가 제1클럭을 기준 입력으로서 수신하고 제2클럭 궤환을 비교 입력으로서 수신하기 위한 위상 비교 회로, 이 위상 비교 회로의 출력을 수신하기 위해 낮은 차단 주파수를 갖고 있는 저역 통과 휠터, 이 저역 통과 휠터의 출력 레벨을 선정된 범위내로 제한시키기 위한 제한기 회로, 및 이 제한기 회로의 출력을 제어 입력으로서 수신하기 위한 가변 발진 회로로 구성된 위상 폐쇄 루우프 회로로 구성되는 것을 특징으로 하는 지터 보정 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60-171068 | 1985-08-05 | ||
JP?60-171068(U) | 1985-11-06 | ||
JP17106785 | 1985-11-06 | ||
JP?60-171067(U) | 1985-11-06 | ||
JP60-171067 | 1985-11-06 | ||
JP17106885 | 1985-11-06 | ||
JP61027669A JPS62202691A (ja) | 1985-08-05 | 1986-02-10 | ジツタ補正回路 |
JP?61-27669(A) | 1986-02-10 | ||
JP61-27669 | 1986-02-10 | ||
JP61028142A JPH0773364B2 (ja) | 1985-11-06 | 1986-02-12 | ジツタ補正回路 |
JP61-28142 | 1986-02-12 | ||
JP?61-28142(A) | 1986-02-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870005537A true KR870005537A (ko) | 1987-06-09 |
KR930002597B1 KR930002597B1 (ko) | 1993-04-03 |
Family
ID=68502766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860009305A KR930002597B1 (ko) | 1985-11-06 | 1986-11-05 | 지터 보정 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930002597B1 (ko) |
-
1986
- 1986-11-05 KR KR1019860009305A patent/KR930002597B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930002597B1 (ko) | 1993-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970013790A (ko) | 데이터 복호회로, 전압 제어 발진회로, 데이터 복호장치 및 전자기기 | |
US4729025A (en) | Jitter correction circuit | |
JPS63281519A (ja) | 同期クロック信号発生装置 | |
KR860000783A (ko) | 영상신호 재생장치의 시간축 변동 보정장치 | |
KR870005537A (ko) | 지터 보정 회로 | |
KR950001703A (ko) | Vtr용 신호처리회로 | |
KR940007998B1 (ko) | 시간축 보정 장치의 기록 클럭 발생 회로 | |
KR950002666B1 (ko) | 문자 표시 장치 | |
JP2590723B2 (ja) | 映像信号のディジタル伝送システム | |
KR910016209A (ko) | 영상 신호의 시간차 보정 장치 | |
JPS6297428A (ja) | Pll回路 | |
JP3631628B2 (ja) | 位相同期標本化クロック再生回路 | |
KR950001186Y1 (ko) | 시간축 보정 안정화회로 | |
JPS5620355A (en) | Clock signal forming circuit | |
JP3035755B2 (ja) | 位相同期回路 | |
KR970058037A (ko) | 영상신호의 지연특성보정장치 | |
JPH033986B2 (ko) | ||
KR970006304B1 (ko) | 시간축보정장치 | |
JPS62150985A (ja) | フイ−ドフオワ−ド形tbc回路 | |
CA2067493A1 (en) | Component signal sampling circuit and reproducing circuit | |
KR930014499A (ko) | 영상신호의 시간축 보정 회로 | |
JPH0773364B2 (ja) | ジツタ補正回路 | |
JPH09186909A (ja) | 外部同期回路 | |
JPS6180915A (ja) | 位相ロツク発振装置 | |
JPH06268623A (ja) | 光受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |