KR870000640A - 레지스터내에 비트를 저장하기 위한 방법 및 장치 - Google Patents

레지스터내에 비트를 저장하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR870000640A
KR870000640A KR1019860005171A KR860005171A KR870000640A KR 870000640 A KR870000640 A KR 870000640A KR 1019860005171 A KR1019860005171 A KR 1019860005171A KR 860005171 A KR860005171 A KR 860005171A KR 870000640 A KR870000640 A KR 870000640A
Authority
KR
South Korea
Prior art keywords
bits
register
specifying
instruction
storing
Prior art date
Application number
KR1019860005171A
Other languages
English (en)
Inventor
제이. 바움 알렌
알. 브리그 윌리엄
제이. 마혼 마이클
Original Assignee
에스. 티. 잭 브릭햄 3세
휴렛트-팩카드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 티. 잭 브릭햄 3세, 휴렛트-팩카드 캄파니 filed Critical 에스. 티. 잭 브릭햄 3세
Publication of KR870000640A publication Critical patent/KR870000640A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음.

Description

레지스터내에 비트를 저장하기 위한 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의한 실시예에 따라 비트를 저장할 때 사용된 ALU, 명령 포오맷 및 레지스터를 도시한 도면,
제2도는 본 발명의 제2실시예에 따라 비트를 저장할 때 사용된 제1도에 도시한 ALU, 명령 포오맷 및 레지스터를 도시한 도면,
제3도는 본 발명의 제3실시예에 따라 비트를 저장할 때 사용된 제1도에 도시한 ALU, 명령 포오맷 및 레지스터를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
50 : ALU
110,120,130,140,210,220,230,310,330,340,410,430,510,520,530,540,610,620,630,710,730,740,810,830 : 레지스터
111-117,121,131,211-217,221,231,311-317,331,341,411-417,431,511-517,521,531,541,611-617,621,631,711-717,731,741,811-817,831 : 휠드

Claims (17)

  1. 명령내에서 다수의 비트를 제 1 레지스터내에 저장하기 위한 동작, 제1 레지스터의 어드레스 및 다수의 비트들의 길이를 지정하는 수단, 및 명령과는 별도로 제 2 레지스터내에서 다수의 비트들이 저장될 제 1 레지스터내의 위치를 지정하는 수단을 포함하는 것을 특징으로 하는 컴퓨터 시스템 내에서의 방법.
  2. 제1항에 있어서, 명령내에서 다수의 비트들을 지정하는 수단을 포함하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 명령과는 별도로 제 2 레지스터내에서 다수의 비트들의 초기 위치를 지정하는 수단을 포함하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 제 1 레지스터내의 모든 비트들을 0으로 클리어 시키는 수단, 및 다수의 비트들을 제 1 레지스터내에 저장하는 수단을 포함하는 것을 특징으로 하는 방법.
  5. 명령내에서 다수의 비트를 제 1 레지스터내에 저장하기 위한 동작, 제 1 레지스터의 어드레스 및 다수의 비트들의 길이를 지정하는 수단, 제 1 레지스터내의 모든 비트들을 0으로 클리어시키는 수단, 및 다수의 비트들을 제 1 레지스터내에 저장하는 수단을 포함하는 것을 특징으로 하는 컴퓨터 시스템내에서의 방법.
  6. 제5항에 있어서, 명령내에서 다수의 비트들을 지정하는 수단을 포함하는 것을 특징으로 하는 방법.
  7. 제5항에 있어서, 명령과는 별도로 제 2 레지스터내에서 다수의 비트들의 초기 위치를 지정하는 수단을 포함하는 것을 특징으로 하는 방법.
  8. 저장 동작을 지정하는 휠드, 다수의 제 1 비트들을 수신하기 위해 제 1 레지스터를 지정하는 휠트, 및 다수의 제 1 비트들내의 비트 수를 지정하는 휠드로 구성되고, 제 2 레지스터가 다수의 제 1 비트들로부터 최하위 비트를 수신할 제 1 위치를 제 1 레지스터내에서 지정하는 휠드를 포함하는 특징으로 하는 컴퓨터용 명령.
  9. 제8항에 있어서, 다수의 제 1 비트들로부터 최하위 비트를 수신할 제 1 위치를 제 1 레지스터 내에서 지정하는 휠드를 포함하는 것을 특징으로 하는 방법.
  10. 제8항에 있어서, 명령 장치가 다수의 제 1 비트들을 포함하는 휠드를 포함하는 것을 특징으로 하는 명령.
  11. 제8항에 있어서, 다수의 제 1 비트들을 초기에 포함하는 제 2 레지스터를 포함하는 것을 특징으로 하는 명령.
  12. 저장 동작을 지정하기 위한 장치, 다수의 제 1 비트들을 수신하기 위해 제 1 레지스터를 지정하기 위한 장치. 및 다수의 제 1 비트들내의 비트수를 지정하기 위한 장치를 포함하는 계산장치의 동작을 제어하기 위한 명령 장치, 및 명령 장치에 응답하여 다수의 제 1 비트들을 제 1 레지스터내에 저장하기 위한 ALU장치로 구성되고, 제 2 레지스터가 비트들의 휠드가 저장될 제 1 레지스터내의 위치를 어드레스를 포함하며 ALU장치가 다수의 제 1 비트들을 이 위치내에 저장하는 것을 특징으로 하는 계산장치.
  13. 제12항에 있어서, 명령 장치가 다수의 제 1 비트들을 포함하는 위치를 포함하고, ALU장치가 단일 명령 싸이클내의 초기 위치로부터 다수의 제 1 비트를 수신하는 것을 특징으로 하는 계산장치.
  14. 제12항에 있어서, 다수의 제 1 비트들을 초기에 포함하는 제 2 레지스터를 포함하는 것을 특징으로 하는 계산장치.
  15. 제12항에 있어서, ALU장치가 제 1 레지스터내의 모든 비트들을 0으로 클리어시키기 위한 클리어 장치 및 다수의 제 1 비트들을 제 1 레지스터내에 저장하기 위한 저장 장치로 구성되는 것을 특징으로 하는 계산장치.
  16. 저장 동작을 지정하기 위한 장치, 다수의 제 1 비트들을 수신하기 위해 제 1 레지스터를 지정하기 위한 장치, 및 다수의 제 1 비트들내의 비트수를 지정하기 위한 장치를 포함하는 계산 장치의 동작을 제어하기 위한 명령 장치, 제 1 레지스터내의 모든 비트들을 0으로 클리어시키기 위한 클리어장치 및 다수의 제 1 비트들을 제 1 레지스터내에 저장하기 위한 저장 장치로 구성되는 것을 특징으로 하는 계산장치.
  17. 제16항에 있어서, 명령 장치가 비트들의 휠드가 저장될 제 1 레지스터내의 위치를 지정하기 위한 장치를 포함하고, 저장 장치가 다수의 제 1 비트들을 단일 명령 싸이클내의 위치내에 저장하는 것을 특징으로 하는 계산장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860005171A 1985-06-28 1986-06-27 레지스터내에 비트를 저장하기 위한 방법 및 장치 KR870000640A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US75057785A 1985-06-28 1985-06-28
US750,577 1985-06-28

Publications (1)

Publication Number Publication Date
KR870000640A true KR870000640A (ko) 1987-02-19

Family

ID=25018423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860005171A KR870000640A (ko) 1985-06-28 1986-06-27 레지스터내에 비트를 저장하기 위한 방법 및 장치

Country Status (6)

Country Link
EP (1) EP0207664A3 (ko)
JP (1) JPS623333A (ko)
KR (1) KR870000640A (ko)
CN (1) CN86103906A (ko)
AU (1) AU595212B2 (ko)
CA (1) CA1270571A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774990B2 (ja) * 1987-09-30 1995-08-09 健 坂村 データ処理装置
US5854939A (en) * 1996-11-07 1998-12-29 Atmel Corporation Eight-bit microcontroller having a risc architecture
US6332188B1 (en) * 1998-11-06 2001-12-18 Analog Devices, Inc. Digital signal processor with bit FIFO
CN102884505B (zh) * 2011-04-08 2016-01-20 松下电器产业株式会社 数据处理装置和数据处理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982229A (en) * 1975-01-08 1976-09-21 Bell Telephone Laboratories, Incorporated Combinational logic arrangement
US4569016A (en) * 1983-06-30 1986-02-04 International Business Machines Corporation Mechanism for implementing one machine cycle executable mask and rotate instructions in a primitive instruction set computing system

Also Published As

Publication number Publication date
EP0207664A3 (en) 1988-10-26
JPS623333A (ja) 1987-01-09
CA1270571A (en) 1990-06-19
AU5917086A (en) 1987-01-08
CN86103906A (zh) 1986-12-24
AU595212B2 (en) 1990-03-29
EP0207664A2 (en) 1987-01-07

Similar Documents

Publication Publication Date Title
KR870004366A (ko) 데이터 처리 시스템
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR910010301A (ko) 명령 지정방법 및 실행장치
KR920001320A (ko) 감소된 명령 세트 프로세서에서 내부 레지스터의 데이타를 조정하는 방법 및 장치
DE3687724D1 (de) Digitalprozessorsteuerung.
ES332386A1 (es) Una disposicion para tratamientos de datos.
KR930002961A (ko) 멀티프로세서 파이프라인에 걸리는 프로세싱 로드를 동적으로 균형시키기 위해 높은 레벨의 명령신호를 프로세싱하는 장치 및 방법
KR930014089A (ko) 데이터 전송 장치
KR870004367A (ko) 데이터 처리 시스템
KR830006739A (ko) 데이터 처리장치
KR920001323A (ko) 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법
GB1438341A (en) Microprogram control systems
KR900006853A (ko) 마이크로 프로세서
ES548005A0 (es) Un sistema microprogramable
KR870000640A (ko) 레지스터내에 비트를 저장하기 위한 방법 및 장치
KR870000642A (ko) 감소된 명령셋트 컴퓨터내에서 바이트를 이동시키기 위한 장치 및 방법
KR870000646A (ko) 다수의 어드레스 공간 어드레싱 방법
KR900016865A (ko) 파이프라인방식의 분기명령제어장치
KR960011683A (ko) 연산 코드의 일부로 사용되는 부분을 포함한 오퍼랜드 필드를 갖는 명령어를 실행하는 마이크로프로세서
KR900003741A (ko) 포인터레지스터를 구비한 마이크로프로세서
KR920013099A (ko) 컴퓨터 아키텍쳐를 32비트에서 64비트로 확장하는 방법 및 장치
KR880003241A (ko) 데이타 처리 시스템
GB1179047A (en) Data Processing System with Improved Address Modification Apparatus
KR890012226A (ko) 정보처리장치
KR910017295A (ko) 정보처리장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid