JPS623333A - ビツト群置数方式 - Google Patents
ビツト群置数方式Info
- Publication number
- JPS623333A JPS623333A JP61111740A JP11174086A JPS623333A JP S623333 A JPS623333 A JP S623333A JP 61111740 A JP61111740 A JP 61111740A JP 11174086 A JP11174086 A JP 11174086A JP S623333 A JPS623333 A JP S623333A
- Authority
- JP
- Japan
- Prior art keywords
- register
- field
- bit
- bits
- bit group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 22
- 230000000295 complement effect Effects 0.000 abstract description 10
- 230000000694 effects Effects 0.000 description 2
- 101000935638 Homo sapiens Basal cell adhesion molecule Proteins 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 102000056491 human BCAM Human genes 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
- G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はビット群をレジスタ中に置数する命令によりな
されるビット群置数方式に関する。
されるビット群置数方式に関する。
コンピュータ・システム中のプロセラ丈にはしばしば指
定されたビット数だけレジスタでビットを左右に７フト
する命令が設けられ−〔いる。更に、あるグロセンナに
は、所定数のビットを、ソース番オペランドから、ター
ゲット・オペランド中の右端が所定ビット位置から始ま
るフィールドへ押入する命令を設けているものもあった
。しかしながら処理効率の一ノーの向上を図るには、レ
ジスタ中のビットを処理するためのより汎用性のある手
段を設ける必要があった。
定されたビット数だけレジスタでビットを左右に７フト
する命令が設けられ−〔いる。更に、あるグロセンナに
は、所定数のビットを、ソース番オペランドから、ター
ゲット・オペランド中の右端が所定ビット位置から始ま
るフィールドへ押入する命令を設けているものもあった
。しかしながら処理効率の一ノーの向上を図るには、レ
ジスタ中のビットを処理するためのより汎用性のある手
段を設ける必要があった。
本発明の目的は単純な命令で汎用性のあるビット群の置
数を行な５方式を提供することを目的とするＯ 〔発明の概要〕 本発明の一実施例によれば、命令レジスタ中のビット群
は、算術論理ユニット（入ＬＵ）に対しビット群のソー
スと、ビット数と、ターゲット・レジスタ中のビット位
置を指示する。ＡＬＵは１命令サイクル内でビット群を
ビット群のソースからターゲット・レジスタ中の指定位
置へ転送する。
数を行な５方式を提供することを目的とするＯ 〔発明の概要〕 本発明の一実施例によれば、命令レジスタ中のビット群
は、算術論理ユニット（入ＬＵ）に対しビット群のソー
スと、ビット数と、ターゲット・レジスタ中のビット位
置を指示する。ＡＬＵは１命令サイクル内でビット群を
ビット群のソースからターゲット・レジスタ中の指定位
置へ転送する。
ビット群のソースは、他のレジスタでも良いし、あるい
は命令中の直接値フィールドであっても良い。またター
ゲット・レジスタ中のビット群が置数される位置の指定
は、命令中の特定のフィールドで指定しても良いし、あ
るいは別のレジスタによって指定しても良い。更に、タ
ーゲット・レジスタ中のビット群が置数されないビット
位置の値は、以前の直を保持してもよいし、あるいは特
定の直、たとえば０．に設定されても良い。
は命令中の直接値フィールドであっても良い。またター
ゲット・レジスタ中のビット群が置数される位置の指定
は、命令中の特定のフィールドで指定しても良いし、あ
るいは別のレジスタによって指定しても良い。更に、タ
ーゲット・レジスタ中のビット群が置数されないビット
位置の値は、以前の直を保持してもよいし、あるいは特
定の直、たとえば０．に設定されても良い。
以下では、本発明の一実施例におけるビット群置数のだ
めの命令の各攬の動作を夫々図面に基いて説明する。
めの命令の各攬の動作を夫々図面に基いて説明する。
第１図において、入ＬＵ５０はレジスタ１１０゜１４０
からのビット自パターンを処理し、レジスタ１２０から
のビット群をレジスタ１３０内に置数する。
からのビット自パターンを処理し、レジスタ１２０から
のビット群をレジスタ１３０内に置数する。
なお、レジスタ長は本発明の要旨とは関連しない事項で
あるが、以下では全て３２ビットであるとして説明する
。レジスタ１１０はいくつかのフィールドに分割されて
いる。フィールド１１１には６ビットの命令コードが含
まれている。この直も本発明の要旨とは関係ないが、２
進数で０１１１０１であるとして説明する。なお、この
詰合コードの値は第２図ないし第８図においても同じ１
直である。
あるが、以下では全て３２ビットであるとして説明する
。レジスタ１１０はいくつかのフィールドに分割されて
いる。フィールド１１１には６ビットの命令コードが含
まれている。この直も本発明の要旨とは関係ないが、２
進数で０１１１０１であるとして説明する。なお、この
詰合コードの値は第２図ないし第８図においても同じ１
直である。
フィールド１１２には汎用レジスタのひとつを指示する
５ビットのアドレスが含すれている。この汎用レジスタ
中にビット群が置数される。フィールド１１２のアドレ
スが５ビット長であることによ枚３２個の汎用レジスタ
からひとつの汎用レジスタを選択することができる。こ
こでは、このようにして選択された汎用レジスタはレジ
スタ１３０である。
５ビットのアドレスが含すれている。この汎用レジスタ
中にビット群が置数される。フィールド１１２のアドレ
スが５ビット長であることによ枚３２個の汎用レジスタ
からひとつの汎用レジスタを選択することができる。こ
こでは、このようにして選択された汎用レジスタはレジ
スタ１３０である。
フィールド１１３には、置数されるべきビット群のソー
スとなる第２の汎用レジスタ濠指示する５ビットのアド
レスが含まれている。ここでは、このようにして選択さ
れた第２の汎用レジスタはレジスタ１２０である。レジ
スタ１２０からビット群を選択するには、予め位置が定
められたフィールドから選択して良い。たとえば、レジ
スタ１２０の右端のフィールド１２１がこのフィールド
であって良い。
スとなる第２の汎用レジスタ濠指示する５ビットのアド
レスが含まれている。ここでは、このようにして選択さ
れた第２の汎用レジスタはレジスタ１２０である。レジ
スタ１２０からビット群を選択するには、予め位置が定
められたフィールドから選択して良い。たとえば、レジ
スタ１２０の右端のフィールド１２１がこのフィールド
であって良い。
フィールド１１４には３ビットの条件コードが含まれて
いる。もしこの条件コードによる条件判定の結果が真と
なれば、この命令の次の命令は無効化（ｎｕｔ ｌ１ｆ
ｙ ） されて良い。表１に条件コードの一例を示す
。なお、命令の無効化とは、その命令が実質的に実行さ
れないようにすることであって、スキップと同じ効果を
与える。
いる。もしこの条件コードによる条件判定の結果が真と
なれば、この命令の次の命令は無効化（ｎｕｔ ｌ１ｆ
ｙ ） されて良い。表１に条件コードの一例を示す
。なお、命令の無効化とは、その命令が実質的に実行さ
れないようにすることであって、スキップと同じ効果を
与える。
表 １
０００ 常に偽
００１ レジスタ１３０の全ビットがＯになったら真
０１０ レジスタ１３０の最上位ビットが１になった
ら真 ０１１ レジスタ１３０の最上位ビットが１になっ
たら真 １００ 常に真 １０１ レジスタ１３０の少なくとも１つのビットが
Ｏでない１直になったら真 １１０ レジスタ１３０の最丁位ビットがＯになっ
たら真 １１１ レジスタ１３０の最上位ビットがＯになった
ら真 フィールド１１５は３ビットの拡張コー ドである。
０１０ レジスタ１３０の最上位ビットが１になった
ら真 ０１１ レジスタ１３０の最上位ビットが１になっ
たら真 １００ 常に真 １０１ レジスタ１３０の少なくとも１つのビットが
Ｏでない１直になったら真 １１０ レジスタ１３０の最丁位ビットがＯになっ
たら真 １１１ レジスタ１３０の最上位ビットがＯになった
ら真 フィールド１１５は３ビットの拡張コー ドである。
このフィールドはどの、に５なタイプの置数命令が実行
されているかを示す。こ、れら３ビットによシａ） ビ
ット群のソースは直接値か、それともレジスタか ｂ）ターゲット拳レジスタ中でのビット位置は直接値で
与えられるか、それともある予め定められたレジスタ中
に設定されている１直により与えられるか Ｃ）ターゲット−レジスタ中のビット群が置数されない
ビット位置の直をＯとするか、それとも以前からターゲ
ット−レジスタ中に入っていた直をそのまま用いるか が指定される。ここでは２進数で００１がこのフこれら
のビットは従って全て０に設定されていて良い。
されているかを示す。こ、れら３ビットによシａ） ビ
ット群のソースは直接値か、それともレジスタか ｂ）ターゲット拳レジスタ中でのビット位置は直接値で
与えられるか、それともある予め定められたレジスタ中
に設定されている１直により与えられるか Ｃ）ターゲット−レジスタ中のビット群が置数されない
ビット位置の直をＯとするか、それとも以前からターゲ
ット−レジスタ中に入っていた直をそのまま用いるか が指定される。ここでは２進数で００１がこのフこれら
のビットは従って全て０に設定されていて良い。
フィールド１１７は５ビットである。このフィールドは
、レジスタ１２０からレジスタ１３０へ置数されるビッ
ト群のビット数を示す。この５ビットは補数形式でビッ
ト数を示す。すなわちこの５ビットで表わされる数を３
２から引くことによりレジスタ１２０からレジスタ１３
０へ置数されるビット数が得られる。たとえば、フィー
ルド１１７が２進数で１１０１０（１０進数で２６）で
あれば、レジスタ１２０のフィールド１２１は６ビット
（３２−２６）を含み、またレジスタ１３０中のフィー
ルド１３１もまた６ビットを含む。フィールド１３１は
レジスタ１３０内のフィールドであり、ここにレジスタ
１２０からフィールド１２１０ビットが置数される。な
おビット数を補数形式で与える点は第２図ないし第８図
についても同様である。
、レジスタ１２０からレジスタ１３０へ置数されるビッ
ト群のビット数を示す。この５ビットは補数形式でビッ
ト数を示す。すなわちこの５ビットで表わされる数を３
２から引くことによりレジスタ１２０からレジスタ１３
０へ置数されるビット数が得られる。たとえば、フィー
ルド１１７が２進数で１１０１０（１０進数で２６）で
あれば、レジスタ１２０のフィールド１２１は６ビット
（３２−２６）を含み、またレジスタ１３０中のフィー
ルド１３１もまた６ビットを含む。フィールド１３１は
レジスタ１３０内のフィールドであり、ここにレジスタ
１２０からフィールド１２１０ビットが置数される。な
おビット数を補数形式で与える点は第２図ないし第８図
についても同様である。
レジスタ１４０はビット位置数を含む／ジスタである。
このビット位置数によりレジスタ１３０内のフィールド
のビット位置が表わされる。ビット位置数はレジスタ１
４０内の右端のフィールド１４１に置かれる。なおレジ
スタ１４０は、ここでは予め定められたレジスタである
。ビット位置数はレジスタ１３０内のフィールド１３１
の右端のビットの位置を示す。たとえば、フィールド１
４１中で与えられる右端のビット位置の番号が１７であ
る場合は、フィールド１３１の右端のビット位置は１７
７番目なる。ここでレジスタのに端のビット位置をＯ番
目、右端を３１番目とするうこのビット位置の数え方も
、第２図ないし第８図に関して同様に用いられる。
のビット位置が表わされる。ビット位置数はレジスタ１
４０内の右端のフィールド１４１に置かれる。なおレジ
スタ１４０は、ここでは予め定められたレジスタである
。ビット位置数はレジスタ１３０内のフィールド１３１
の右端のビットの位置を示す。たとえば、フィールド１
４１中で与えられる右端のビット位置の番号が１７であ
る場合は、フィールド１３１の右端のビット位置は１７
７番目なる。ここでレジスタのに端のビット位置をＯ番
目、右端を３１番目とするうこのビット位置の数え方も
、第２図ないし第８図に関して同様に用いられる。
第２図において、ＡＬＵ５０はレジスタ２１０からのビ
ット・パターンを処理し、レジスタ２２０からのビット
群をレジスタ２３０内に置数する。レジスタ２１０はい
くつかのフィールドに分けられ−〔いる。フィールド２
１１は６ビットの命令コードであり、たとえば置数命令
を表わす０１１１０１である。
ット・パターンを処理し、レジスタ２２０からのビット
群をレジスタ２３０内に置数する。レジスタ２１０はい
くつかのフィールドに分けられ−〔いる。フィールド２
１１は６ビットの命令コードであり、たとえば置数命令
を表わす０１１１０１である。
フィールド２１２はビット群が置数される汎用レジスタ
を指示する５ビットのアドレスを含む。ここでは選択さ
れたレジスタはレジスタ２３０である。
を指示する５ビットのアドレスを含む。ここでは選択さ
れたレジスタはレジスタ２３０である。
フィールド２１３は、置数されるべきビット群のソース
である第２の汎用レジスタを指示する５ビットのアドレ
スを含む。ここでは選択された第２の汎用レジスタはレ
ジスタ２２０である。レジスタ２２０から選択されるビ
ット群は所定の７．イールドから選択して良い。たとえ
ば、レジスタ２２０内の右端のフィールド２２１がこの
フィールドであって良い。
である第２の汎用レジスタを指示する５ビットのアドレ
スを含む。ここでは選択された第２の汎用レジスタはレ
ジスタ２２０である。レジスタ２２０から選択されるビ
ット群は所定の７．イールドから選択して良い。たとえ
ば、レジスタ２２０内の右端のフィールド２２１がこの
フィールドであって良い。
フィールド２１４は３ビットの条件コードを含む。
もし条件が真となれば、たとえば後続する命令は無効化
されて良い。この条件の例は既に表１に示した。
されて良い。この条件の例は既に表１に示した。
フィールド２１５はどのようなタイプの置数命令が実行
されるかを示す３ビットの拡張コードである。ここでは
２進数で０１１が与えられている。
されるかを示す３ビットの拡張コードである。ここでは
２進数で０１１が与えられている。
フィール２１６はビット位置数用の５ビットを含む。ビ
ット位置数はレジスタ２３０内のフィールド２３１０ビ
ット位置を表している。フィールド２３１はレジスタ２
３０内にあシ、このフィールドにフィールド２２１から
のビットが置数される。ビット位置数は第１図について
説明したように、レジスタ２３０内でのフィールド２３
１の右端のビット位置を表す。たとえばフィールド２１
６で与えられる右端のビット番号が１９ならば、フィー
ルド２３１の右端のビットはレジスタ２３０の第１９番
目のビット位置となる。
ット位置数はレジスタ２３０内のフィールド２３１０ビ
ット位置を表している。フィールド２３１はレジスタ２
３０内にあシ、このフィールドにフィールド２２１から
のビットが置数される。ビット位置数は第１図について
説明したように、レジスタ２３０内でのフィールド２３
１の右端のビット位置を表す。たとえばフィールド２１
６で与えられる右端のビット番号が１９ならば、フィー
ルド２３１の右端のビットはレジスタ２３０の第１９番
目のビット位置となる。
フィールド２１７は、フィールド２２１からレジスタ２
３０中に置数されるビット数を補数で表した５ビットの
数を含んでいる。たとえば、フィード２１７が２進数で
１１０１０なら、レジスタ２２中のフィールド２２１は
３２−２６＝６ビットであり、またレジスタ２３０中の
フィールド２３１も同じく６ビットである。
３０中に置数されるビット数を補数で表した５ビットの
数を含んでいる。たとえば、フィード２１７が２進数で
１１０１０なら、レジスタ２２中のフィールド２２１は
３２−２６＝６ビットであり、またレジスタ２３０中の
フィールド２３１も同じく６ビットである。
第３図において、ＡＬＵ５０はレジスタ３１０およびレ
ジスタ３４０からのビット・パターンを処理して、レジ
スタ３１０内のフィールド３１３からのビット群をレジ
スタ３３０中に置数する。レジスタ３１０は７つのフィ
ールドに分けられている。フィールド３１１は既に述べ
たように６ビントで、置数命令であることを表すコード
０１１１０１が入っている。
ジスタ３４０からのビット・パターンを処理して、レジ
スタ３１０内のフィールド３１３からのビット群をレジ
スタ３３０中に置数する。レジスタ３１０は７つのフィ
ールドに分けられている。フィールド３１１は既に述べ
たように６ビントで、置数命令であることを表すコード
０１１１０１が入っている。
フィールド３１２にはビット群が置数される汎用レジス
タを指示する５ビットのアドレスが含まれている。フィ
ールド３１２中の５ビットのアドレスにより、３２個の
汎用レジスタ中から１個を選択できる。ここでは選択さ
れる汎用レジスタはレジスタ３３０である。
タを指示する５ビットのアドレスが含まれている。フィ
ールド３１２中の５ビットのアドレスにより、３２個の
汎用レジスタ中から１個を選択できる。ここでは選択さ
れる汎用レジスタはレジスタ３３０である。
フィールド３１３は置数されるビット群のソースとなる
５ビットの直接値を含む。
５ビットの直接値を含む。
フィールド３１４は３ビットの条件コードを含む。
ここで指定された条件が満足されたなら（つまシ真とな
れば）、たとえば、次の命令が無効化される。条件コー
ドの例は既に表１に示した。
れば）、たとえば、次の命令が無効化される。条件コー
ドの例は既に表１に示した。
フィールド３１５は３ビットの拡張コードを含む。
この拡張コードによりどのようなタイプの置数命令が実
行されるかが示される。この場合にはフィールド３１５
は２進数で１０１となっており、置数されるべき可変長
のビット群は命令中に直接値として含まれていること等
が示されている。
行されるかが示される。この場合にはフィールド３１５
は２進数で１０１となっており、置数されるべき可変長
のビット群は命令中に直接値として含まれていること等
が示されている。
フィールド３１６は５ビットの未使用フ、イールドであ
シ、従って全て０に設定して良い。
シ、従って全て０に設定して良い。
フィールド３１７は、直接値を含むフィールド３１３か
らレジスタ３３０へ置数されるビット数を補数表現した
数を含んでいる。たとえば、フィール３１７が２進数で
１１１００ならば、フィールド３１３の右側部分３２−
２８＝４ビットが転送され、レジスタ３３０中のフィー
ルド３３１も４ビットを含むことになる。フィールド３
３１はレジスタ３３０内にあり。
らレジスタ３３０へ置数されるビット数を補数表現した
数を含んでいる。たとえば、フィール３１７が２進数で
１１１００ならば、フィールド３１３の右側部分３２−
２８＝４ビットが転送され、レジスタ３３０中のフィー
ルド３３１も４ビットを含むことになる。フィールド３
３１はレジスタ３３０内にあり。
ここへフィールド３１３の右側４ビットが置数される。
レジスタ３４０は、レジスタ３３０内でのフィールド３
３１０ビット位置を表すビット位置数を含んでいる。こ
のビット位置数はレジスタ３４０内の右端のフィールド
３４１に置かれている。ビット位置数はフィールド３３
１の右端のビットのレジスタ３３０内でのビット位置を
示す。たとえば、フィード３４１で俸えられる右端のビ
ット位置を示す番号が１２ならば、フィールド３３１の
右端ビットはレジスタ３３００１２番目のビット位置に
来る。
３１０ビット位置を表すビット位置数を含んでいる。こ
のビット位置数はレジスタ３４０内の右端のフィールド
３４１に置かれている。ビット位置数はフィールド３３
１の右端のビットのレジスタ３３０内でのビット位置を
示す。たとえば、フィード３４１で俸えられる右端のビ
ット位置を示す番号が１２ならば、フィールド３３１の
右端ビットはレジスタ３３００１２番目のビット位置に
来る。
第４図において、入ＬＵ５０はレジスタ４１０からのビ
ット・パターンを処理して、レジスタ４１０内のフィー
ルド４１３からのビット群をレジスタ４３０内に置数す
る。レジスタ４１０は７個のフィールドに分けられてい
る。フィールド４１１は置数命令であることを示す６ビ
ットの命令コード（０１１１０１）を含んでいる。
ット・パターンを処理して、レジスタ４１０内のフィー
ルド４１３からのビット群をレジスタ４３０内に置数す
る。レジスタ４１０は７個のフィールドに分けられてい
る。フィールド４１１は置数命令であることを示す６ビ
ットの命令コード（０１１１０１）を含んでいる。
フィールド４１２は、ビット群が置数されるべき汎用レ
ジスタを指示する５ビットのアドレスを含んでいる。フ
ィールド４１２内の５ビットのアドレスを用いることに
より、３２個の汎用レジスタ中から１個を選択すること
ができる。ここでは選択される汎用レジスタはレジスタ
４３０である。
ジスタを指示する５ビットのアドレスを含んでいる。フ
ィールド４１２内の５ビットのアドレスを用いることに
より、３２個の汎用レジスタ中から１個を選択すること
ができる。ここでは選択される汎用レジスタはレジスタ
４３０である。
フィールド４１３は、置数されるべきビット群のソース
である５ビットの直接値を含む。
である５ビットの直接値を含む。
フィールド４１４は３ピツトの条件コードを含む。
もしこの条件が真となれば、たとえば、次の命令が無効
化される。条件コードの例は表１に示した。
化される。条件コードの例は表１に示した。
フィールド４１５は、どのようなタイプの置数命令が実
行されるのかを示す３ビットの拡張コードである。ここ
では、砧令それ自体の中に含まれている直接値であ０い
くつかのビットを置数すること等が示されている。ここ
では拡張コードは２進数で００１となっている。
行されるのかを示す３ビットの拡張コードである。ここ
では、砧令それ自体の中に含まれている直接値であ０い
くつかのビットを置数すること等が示されている。ここ
では拡張コードは２進数で００１となっている。
フィールド４１−６はビット位置数として用いられる５
ビットを含んでいる。ビットｉｆｆ置数は、これまでと
同様に、フィールド４３１のレジスタ４３０内における
ビット位置を示す。フィールド４３１は１亘接喧が入っ
ているフィールド４１３からのビット群が置数されるレ
ジスタ４３０内のフィールドである。
ビットを含んでいる。ビットｉｆｆ置数は、これまでと
同様に、フィールド４３１のレジスタ４３０内における
ビット位置を示す。フィールド４３１は１亘接喧が入っ
ているフィールド４１３からのビット群が置数されるレ
ジスタ４３０内のフィールドである。
ビット位置数はフィールド４３１の右端のビットのレジ
スタ４３０内での位置を示す。たとえば、フィールド４
１６で与えられる右端ビットの番号が１７ならば、フィ
ールド４３１の右端ビットはレジスタ４３０の第１７番
目のビット位置にある。
スタ４３０内での位置を示す。たとえば、フィールド４
１６で与えられる右端ビットの番号が１７ならば、フィ
ールド４３１の右端ビットはレジスタ４３０の第１７番
目のビット位置にある。
フィールド４１７は、フィールド４１３からレジスタ４
３０へ置数されるビット数を補数表現で示す。
３０へ置数されるビット数を補数表現で示す。
たとえば、もしフィールド４１７が２進数で１１０１１
ならば、３２−２７＝５ビットがフィールド４１３から
レジスタ４３０のフィールド４３１へ転送されろう第５
図において、人ＬＵ５０はレジスタ５１０およびレジス
タ５４０からのビット・パターンヲ処１１して、レジス
タ５２０からのビット群をレジスタ５３０へ置数する。
ならば、３２−２７＝５ビットがフィールド４１３から
レジスタ４３０のフィールド４３１へ転送されろう第５
図において、人ＬＵ５０はレジスタ５１０およびレジス
タ５４０からのビット・パターンヲ処１１して、レジス
タ５２０からのビット群をレジスタ５３０へ置数する。
第１図ないし第４図においては、指定された数のビット
が置数されたフィールド以外の部分のターゲット・レジ
スタ中のビットは以前の直をそのまま保持していた。し
かし、第５図ないし第８図に示す動作においては、ター
ゲット−レジスタがいったんクリアされてから置数が行
なわれる。すなわち置数が行なわれる以外のフィールド
は全てクリアされる。フィールド５１１は置数命令を示
す６ビントのコード、０ＩＩＨＮ、を含んでいる。
が置数されたフィールド以外の部分のターゲット・レジ
スタ中のビットは以前の直をそのまま保持していた。し
かし、第５図ないし第８図に示す動作においては、ター
ゲット−レジスタがいったんクリアされてから置数が行
なわれる。すなわち置数が行なわれる以外のフィールド
は全てクリアされる。フィールド５１１は置数命令を示
す６ビントのコード、０ＩＩＨＮ、を含んでいる。
フィールド５１２は、ビット群が置数される汎用レジス
タを指示するための５ビットのアドレスを含んでいる。
タを指示するための５ビットのアドレスを含んでいる。
フィールド５１２中の５ビットのアドレスにより３２個
の汎用レジスタから１個を選択できる。ここでは選択さ
れる汎用レジスタはレジスタ５３０である。
の汎用レジスタから１個を選択できる。ここでは選択さ
れる汎用レジスタはレジスタ５３０である。
フィールド５１３は、置数されるビット群のソースとな
る第２の汎用レジスタを指示する５ビットのアドレスを
含む。ここでは選択された第２の汎用レジスタはレジス
タ５２０である。レジスタ５２０中から選択されるビッ
トｕは所定のフィールドから選択されて良い。たとえば
、レジスタ５２０内の右端のフィールド５２１をこのフ
ィールドとして良い。
る第２の汎用レジスタを指示する５ビットのアドレスを
含む。ここでは選択された第２の汎用レジスタはレジス
タ５２０である。レジスタ５２０中から選択されるビッ
トｕは所定のフィールドから選択されて良い。たとえば
、レジスタ５２０内の右端のフィールド５２１をこのフ
ィールドとして良い。
フィールド５１４は３ビットの条件コードを含む。
もしこの条件が真となったら、たとえば、次の命令を無
効化して良い。上述の表ＩＶＣ条件コードの例が示され
ている。
効化して良い。上述の表ＩＶＣ条件コードの例が示され
ている。
フィールド５１５は、どのようなタイプの置数命令が実
行されるかを示す３ビットの拡張コードを含んでいる。
行されるかを示す３ビットの拡張コードを含んでいる。
ここでは、ターゲット・レジスタを七ロークリアして可
変数のビットを置数すること等が示されている。フィー
ルド５１５は０００となっている。
変数のビットを置数すること等が示されている。フィー
ルド５１５は０００となっている。
フィールド５１６は５ビットの不便用フィールドである
。従ってこれらのビットは全てセロとして良い。
。従ってこれらのビットは全てセロとして良い。
フィールド５１７は、レジスタ５２０からレジスタ５３
０へ置数されるビット数を補数の形で指示する５ビット
を含む。たとえば、もしフィール５１７が２進数で１１
０１０ならレジスタ５２０中のフィールド５２１は３２
−２６二６ビントを含み、レジスタ５３０中のフィール
ド５３１も同様に６ビントを含む。
０へ置数されるビット数を補数の形で指示する５ビット
を含む。たとえば、もしフィール５１７が２進数で１１
０１０ならレジスタ５２０中のフィールド５２１は３２
−２６二６ビントを含み、レジスタ５３０中のフィール
ド５３１も同様に６ビントを含む。
７オールド５３１はレジスタ５３０中のフィールドであ
り、この中にレジスタ５２０がそのフイ・−ルド５２１
からのビット群を置数する。
り、この中にレジスタ５２０がそのフイ・−ルド５２１
からのビット群を置数する。
レジスタ５４０は、レジスタ５３０内のフィールド５３
１０ビット（ｉ置を示すビット位置数を含んでいる。こ
のビット位置数はレジスタ５４０内の右端のフィールド
５４１に置かれている。このビット位置数は、レジスタ
５３０内のフィールド５３１の右端のビットのビット位
置を示し−〔いる。たとえば、フィールド５４１中で与
えられた右端ビット位置の番号が１７であれば、フィー
ルド５３１の右端のビットはレジスタ５３０中で第１７
番目のビット位置にある。
１０ビット（ｉ置を示すビット位置数を含んでいる。こ
のビット位置数はレジスタ５４０内の右端のフィールド
５４１に置かれている。このビット位置数は、レジスタ
５３０内のフィールド５３１の右端のビットのビット位
置を示し−〔いる。たとえば、フィールド５４１中で与
えられた右端ビット位置の番号が１７であれば、フィー
ルド５３１の右端のビットはレジスタ５３０中で第１７
番目のビット位置にある。
第６図において、ＡＬＵ５０はレジスタ６１０からのビ
ット・パターンを処理して、レジスタ６３０中の全ヒツ
トをクリアしまたレジスタ６２０からのビット群をレジ
スタ６３０中に置数する。レジスタ６１０は７個のフィ
ールドに分けられている。フィールド６１１は、置数命
令であることを示す０１１１０１なる６ビットの命令コ
ードを含んでいる。
ット・パターンを処理して、レジスタ６３０中の全ヒツ
トをクリアしまたレジスタ６２０からのビット群をレジ
スタ６３０中に置数する。レジスタ６１０は７個のフィ
ールドに分けられている。フィールド６１１は、置数命
令であることを示す０１１１０１なる６ビットの命令コ
ードを含んでいる。
フィールド６１２は、ビットｍが置数される汎用レジス
タを指示する５ビットのアドレスを含む。
タを指示する５ビットのアドレスを含む。
フィールド６１２中の５ビットのアドレスにより、３２
個の汎用レジスタから１個を選択できる。ここでは、選
択される汎用レジスタはレジスタ６３０である。
個の汎用レジスタから１個を選択できる。ここでは、選
択される汎用レジスタはレジスタ６３０である。
フィールド６１３は５ビットのアドレスで、これにより
置数されるビット群のソースとなる第２の汎用レジスタ
を指示する。ここでは選択される第２の汎用レジスタは
レジスタ６２０である。レジスタ６２０中から選択され
るビット群は所定のフィールドから選択されて良い。た
とえばレジスタ６２０中の右端のフィールド６２１がこ
のフィールドであって良い。
置数されるビット群のソースとなる第２の汎用レジスタ
を指示する。ここでは選択される第２の汎用レジスタは
レジスタ６２０である。レジスタ６２０中から選択され
るビット群は所定のフィールドから選択されて良い。た
とえばレジスタ６２０中の右端のフィールド６２１がこ
のフィールドであって良い。
フィールド６１４は３ビットの条件コードを含むっもし
この条件が真となれば、たとえば、次の命令が無効化さ
れて良い。表１にこのような条件コードの例を示した。
この条件が真となれば、たとえば、次の命令が無効化さ
れて良い。表１にこのような条件コードの例を示した。
フィールド６１５はどのようなタイプの置数命令が実行
されるのかを示す３ビットの拡張コードを。
されるのかを示す３ビットの拡張コードを。
含む。ここではフィールド６１５は、ターゲット・レジ
スタをゼロ・クリアしていくつかのビットを置数するこ
と等を示している。この拡張コードは２進数で０１０で
ある。
スタをゼロ・クリアしていくつかのビットを置数するこ
と等を示している。この拡張コードは２進数で０１０で
ある。
フィールド６１６は、レジスタ６３０内のフィールド６
３１０ビット位置を示すビット位置数として用いられる
５ビットを含んでいる。フィールド６３１はレジスタ６
３０内のフィールドであってここにレジスタ６２０がそ
のフィールド６２１からビット群を置数する。ビット位
置数はフィールド６３１の右端のビットのレジスタ６３
０内でのビット位置を示す。
３１０ビット位置を示すビット位置数として用いられる
５ビットを含んでいる。フィールド６３１はレジスタ６
３０内のフィールドであってここにレジスタ６２０がそ
のフィールド６２１からビット群を置数する。ビット位
置数はフィールド６３１の右端のビットのレジスタ６３
０内でのビット位置を示す。
たとえば、フィールド６１６により右端ビット位置の番
号として１９が与えられれば、フィールド６３１の右端
のビットのレジスタ６３０内でのビット位置は１９査目
となる。
号として１９が与えられれば、フィールド６３１の右端
のビットのレジスタ６３０内でのビット位置は１９査目
となる。
フィールド６１７にはレジスタ６３０ヘフイールド６２
１から置数されるビット数を補数形式で示す５ビットが
含まれ゛〔いる。たとえば、フィールド６１７が２進数
で１１０１０であれば、レジスタ６２０のフィールド６
２１は３２−２６＝６ビットを含み、またレジスタ６３
０中のフィールド６３１も同様に６ビットを含む。
１から置数されるビット数を補数形式で示す５ビットが
含まれ゛〔いる。たとえば、フィールド６１７が２進数
で１１０１０であれば、レジスタ６２０のフィールド６
２１は３２−２６＝６ビットを含み、またレジスタ６３
０中のフィールド６３１も同様に６ビットを含む。
第７図においては、ＡＬＵ５０はレジスタ７１０とレジ
スタ７４０からのビット・バター７を処理し、レジスタ
７３０中の全ビットをゼロ・クリアして、レジスタ７１
０内のフィールド７１３からのビット群をレジスタ７３
０に置数する。レジスタ７１０は７個のフィールドに分
けられている。６ビットのフィールド７１１は置数命令
を示す命令コード、０１１１０１、を含む。
スタ７４０からのビット・バター７を処理し、レジスタ
７３０中の全ビットをゼロ・クリアして、レジスタ７１
０内のフィールド７１３からのビット群をレジスタ７３
０に置数する。レジスタ７１０は７個のフィールドに分
けられている。６ビットのフィールド７１１は置数命令
を示す命令コード、０１１１０１、を含む。
フィールド７１２は、ビット群が置数される汎用レジス
タを指示する５ビットのアドレスを含む。
タを指示する５ビットのアドレスを含む。
フィールド７１２０５ビットのアドレスにより、３２個
の汎用レジスタから１個を選択できる。ここでは、選択
される汎用レジスタはレジスタ７３０である。
の汎用レジスタから１個を選択できる。ここでは、選択
される汎用レジスタはレジスタ７３０である。
フィールド７１３は置数されるビット群のソースである
５ビットの直接値を含むフィールドである。
５ビットの直接値を含むフィールドである。
フィールド７１４は３ビットの条件コードを含む。
もしこの条件が真となれば、たとえば、次の命令が無効
化される。表１にこのような条件コードの例を示した。
化される。表１にこのような条件コードの例を示した。
フィールド７１５は、どのようなタイプの置数命令が実
行されるかを示す拡張コードを含む。ここでは、）・イ
ールド７１５が示しているのは、この命令はレジスタ７
３０をゼロ・クリアし、そこへ命令自体から来る可変数
のビットを置数する、ということ等である。これを示す
フイ・−ルド７１５は２進数で１０１を含む。
行されるかを示す拡張コードを含む。ここでは、）・イ
ールド７１５が示しているのは、この命令はレジスタ７
３０をゼロ・クリアし、そこへ命令自体から来る可変数
のビットを置数する、ということ等である。これを示す
フイ・−ルド７１５は２進数で１０１を含む。
フィールド７１６は５ビットの不使用フィールドである
。従ってこれらのビットは全てゼロに設定されていて良
い。
。従ってこれらのビットは全てゼロに設定されていて良
い。
フィールド７１７は、直接値フイールド７１３からレジ
スタ７３０へ置数されるビット数を補数形式で示す５ビ
ットを含む。たとえばもしフィールド７１７が２進数で
１１１００であれば、直接値フイールド７１３からその
右端４ピツト（３２−２８）が取出され、またＶジスタ
フ３０中のフィールド７３１４） ４ビットを含む。フ
ィールド７３１は、レジスタ７３０中にあって、そこへ
フィールド７１３からの右端４ビットが置かれるフィー
ルドである。
スタ７３０へ置数されるビット数を補数形式で示す５ビ
ットを含む。たとえばもしフィールド７１７が２進数で
１１１００であれば、直接値フイールド７１３からその
右端４ピツト（３２−２８）が取出され、またＶジスタ
フ３０中のフィールド７３１４） ４ビットを含む。フ
ィールド７３１は、レジスタ７３０中にあって、そこへ
フィールド７１３からの右端４ビットが置かれるフィー
ルドである。
レジスタ７４０は予め定められたレジスタであって、フ
ィールド７３１のレジスタ７３０内でのビット位置を示
すビット立置数を含む。ビット位置数はレジスタ７４０
内の右端のフィールド７４１に置かれる。このビット位
置数はフィールド７３１の右端のビットのレジスタ７３
０内での位置を示す。たとえば、フィールド７４１で与
えられる右端のビット番号が１２であれば、フィールド
７３１の右端のビットはレジスタ７３０の第１２番目の
ビット位置にある。
ィールド７３１のレジスタ７３０内でのビット位置を示
すビット立置数を含む。ビット位置数はレジスタ７４０
内の右端のフィールド７４１に置かれる。このビット位
置数はフィールド７３１の右端のビットのレジスタ７３
０内での位置を示す。たとえば、フィールド７４１で与
えられる右端のビット番号が１２であれば、フィールド
７３１の右端のビットはレジスタ７３０の第１２番目の
ビット位置にある。
第８図において、ＡＬＵ５０はレジスタ８１０からのビ
ット・パターンを処理して、レジスタ８１０内のフィー
ルド８１３からのビット群をＶラスタ８３０に置数する
。レジスタ８１０は７個のフィールドに分けられている
。フィールド８１１には、置数命令であることを示す６
ビットの命令コード、０１１１０１、が含まれている。
ット・パターンを処理して、レジスタ８１０内のフィー
ルド８１３からのビット群をＶラスタ８３０に置数する
。レジスタ８１０は７個のフィールドに分けられている
。フィールド８１１には、置数命令であることを示す６
ビットの命令コード、０１１１０１、が含まれている。
フィールド８１２は、ビット群が置数される汎用レジス
タを指示する５ビットのアドレスが含まれている。フィ
ールド８１２０５ビットのアドレスによシ、３２個の汎
用レジスタから１個を選択することができる。ここでは
、選択される汎用レジスタは８３０である。
タを指示する５ビットのアドレスが含まれている。フィ
ールド８１２０５ビットのアドレスによシ、３２個の汎
用レジスタから１個を選択することができる。ここでは
、選択される汎用レジスタは８３０である。
フィールド８１３は、置数されるべきビット群のソース
である５ビットの直接値を含む。
である５ビットの直接値を含む。
フィールド８１４は３ビットの条件コードを含む。
もしこの条件が真となれば、たとえば、次の命令が無効
化される。表１にこのような条件コードの例を示しであ
る。
化される。表１にこのような条件コードの例を示しであ
る。
フィールド８１５は、どのようなタイプの置数命令が実
行されるかを示す３ビットの拡張コードを含んでいる。
行されるかを示す３ビットの拡張コードを含んでいる。
ここでは、フィールド８１５は、ターゲット−レジスタ
内の全ビットをゼロ・クリアして、そこへ命令自体から
取出されたビット群を置数すること等を示す拡張コード
１１０を含んでいる。
内の全ビットをゼロ・クリアして、そこへ命令自体から
取出されたビット群を置数すること等を示す拡張コード
１１０を含んでいる。
フィールド８１６は、フイ・−ルド８３１のレジスタ８
３０内におけるビット位置を示すビット位置数として使
用される５ビットを含んでいる。フィールド８３１はレ
ジスタ８３０内のフィールドであって、ここへ直接値フ
イールド８１３からのビット群が置数される。ビット位
置数はフィールド８３１の右端ビットのレジスタ８３０
内での位置を示す。たとえば、フィールド８１６で与え
られる右端ビットの番号が１７であれば、フィールド８
３１の右端のビットはレジスタ８３０の第１７番目のビ
ット位置にある。
３０内におけるビット位置を示すビット位置数として使
用される５ビットを含んでいる。フィールド８３１はレ
ジスタ８３０内のフィールドであって、ここへ直接値フ
イールド８１３からのビット群が置数される。ビット位
置数はフィールド８３１の右端ビットのレジスタ８３０
内での位置を示す。たとえば、フィールド８１６で与え
られる右端ビットの番号が１７であれば、フィールド８
３１の右端のビットはレジスタ８３０の第１７番目のビ
ット位置にある。
フィールド８１７は、フィールド８１３からレジスタ８
３０へ置数されるビット数を補数形式で示す５ビットが
含まれている。たとえば、フールド８１７が２進数で１
１０１１であれば、フィールド８１３から３２−２７＝
５ビットがレジスタ８３０内のフィールド８３１へ転送
される。
３０へ置数されるビット数を補数形式で示す５ビットが
含まれている。たとえば、フールド８１７が２進数で１
１０１１であれば、フィールド８１３から３２−２７＝
５ビットがレジスタ８３０内のフィールド８３１へ転送
される。
なお、直接［ｙａ−ターゲット・レジスタへｌｔ数ｆる
例をいくつかあげて説明してきた。ここで置数すべきビ
ット群の長さが直接値よりも長い場合は。
例をいくつかあげて説明してきた。ここで置数すべきビ
ット群の長さが直接値よりも長い場合は。
直接値を符号付き数と見なして上位ビット側へ符号拡張
して得られるビット群を置数しても良いし。
して得られるビット群を置数しても良いし。
またあるいは符号拡張を行なわず上位側をたとえば全て
ゼロとして得られるビット群を置数しても良い。
ゼロとして得られるビット群を置数しても良い。
以上説明したように、本発明によれば、レジスタ中の可
変位置に可変長のビット群を自由に置数できるので、単
純な命令体系により、少ないステップ数で自由なビット
処理が可能となる。
変位置に可変長のビット群を自由に置数できるので、単
純な命令体系により、少ないステップ数で自由なビット
処理が可能となる。
第１図ないし第８図は本発明の実施例のビット群置数方
式で用いられる置数命令の各種の動作を説明するための
図である。 ５０：ＡＬＵ。 １１０．１２０，１３０，１４０，２１０，２２０゜２
３０、 ３１０． ３３０． ３４０． ４１０． ４
３０゜５１０．５２０． ５３０． ５４０． ６１０
． ６２０゜６３０、 ７１０． ７３０． ７４０．
８１０． ８３０：レジスタ。 出願人 横河・ヒユーレフト・パンカード・株式会社代
理人 弁理士 長 谷 川 次 男ＩＧ １ 〆２１０ ＩＧ ２ ＦＩＧ ５ ＦＩＧ ６
式で用いられる置数命令の各種の動作を説明するための
図である。 ５０：ＡＬＵ。 １１０．１２０，１３０，１４０，２１０，２２０゜２
３０、 ３１０． ３３０． ３４０． ４１０． ４
３０゜５１０．５２０． ５３０． ５４０． ６１０
． ６２０゜６３０、 ７１０． ７３０． ７４０．
８１０． ８３０：レジスタ。 出願人 横河・ヒユーレフト・パンカード・株式会社代
理人 弁理士 長 谷 川 次 男ＩＧ １ 〆２１０ ＩＧ ２ ＦＩＧ ５ ＦＩＧ ６
Claims (8)
- （１）操作対象のレジスタ中にビット群を置数するビッ
ト群置数方式において、 ビット群供給手段と、 ビット位置指定手段と、 ビット群長指定手段と を設け、 一命令で前記レジスタ中の任意位置に任意長のビット群
を置数することを特徴とするビット群置数方式。 - （２）特許請求の範囲第１項記載のビット群置数方式に
おいて、 前記レジスタは前記命令によつて指定されることを特徴
とするビット群置数方式。 - （３）特許請求の範囲第１項記載のビット群置数方式に
おいて、 前記レジスタ中で前記ビット群が置数されないビット位
置の値は変化しないことを特徴とするビット群置数方式
。 - （４）特許請求の範囲第１項記載のビット群置数方式に
おいて、 前記レジスタ中で前記ビット群が置数されないビット位
置の値は特定の値に設定されることを特徴とするビット
群置数方式。 - （５）特許請求の範囲第１項記載のビット群置数方式に
おいて、 前記置数されるビット群は前記命令中に直接値として含
まれていることを特徴とするビット群置数方式。 - （６）特許請求の範囲第１項のビット群置数方式におい
て、 前記置数されるビット群は前記命令中で指定されるレジ
スタ中に含まれていることを特徴とするビット群置数方
式。 - （７）特許請求の範囲第１項記載のビット群置数方式に
おいて、 前記ビット群がレジスタ中に置数されるビット位置は前
記命令中に直接値として含まれていることを特徴とする
ビット群置数方式。 - （８）特許請求の範囲第１項記載のビット群置数方式に
おいて、 前記ビット群がレジスタ中に置数されるビット位置は所
定のレジスタ中に含まれていることを特徴とするビット
群置数方式。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US75057785A | 1985-06-28 | 1985-06-28 | |
| US750577 | 1991-08-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS623333A true JPS623333A (ja) | 1987-01-09 |
Family
ID=25018423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61111740A Pending JPS623333A (ja) | 1985-06-28 | 1986-05-15 | ビツト群置数方式 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0207664A3 (ja) |
| JP (1) | JPS623333A (ja) |
| KR (1) | KR870000640A (ja) |
| CN (1) | CN86103906A (ja) |
| AU (1) | AU595212B2 (ja) |
| CA (1) | CA1270571A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6488838A (en) * | 1987-09-30 | 1989-04-03 | Takeshi Sakamura | Data processor |
| JP2002529847A (ja) * | 1998-11-06 | 2002-09-10 | アナログ デバイセス インコーポレーテッド | ビットｆｉｆｏを有するディジタル信号プロセッサ |
| JP5853177B2 (ja) * | 2011-04-08 | 2016-02-09 | パナソニックＩｐマネジメント株式会社 | データ処理装置、及びデータ処理方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854939A (en) * | 1996-11-07 | 1998-12-29 | Atmel Corporation | Eight-bit microcontroller having a risc architecture |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3982229A (en) * | 1975-01-08 | 1976-09-21 | Bell Telephone Laboratories, Incorporated | Combinational logic arrangement |
| US4569016A (en) * | 1983-06-30 | 1986-02-04 | International Business Machines Corporation | Mechanism for implementing one machine cycle executable mask and rotate instructions in a primitive instruction set computing system |
-
1986
- 1986-05-15 JP JP61111740A patent/JPS623333A/ja active Pending
- 1986-06-02 CN CN198686103906A patent/CN86103906A/zh active Pending
- 1986-06-12 CA CA000511441A patent/CA1270571A/en not_active Expired - Lifetime
- 1986-06-12 EP EP86304497A patent/EP0207664A3/en not_active Withdrawn
- 1986-06-24 AU AU59170/86A patent/AU595212B2/en not_active Ceased
- 1986-06-27 KR KR1019860005171A patent/KR870000640A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6488838A (en) * | 1987-09-30 | 1989-04-03 | Takeshi Sakamura | Data processor |
| JP2002529847A (ja) * | 1998-11-06 | 2002-09-10 | アナログ デバイセス インコーポレーテッド | ビットｆｉｆｏを有するディジタル信号プロセッサ |
| JP4955149B2 (ja) * | 1998-11-06 | 2012-06-20 | アナログ デバイセス インコーポレーテッド | ビットｆｉｆｏを有するディジタル信号プロセッサ |
| JP5853177B2 (ja) * | 2011-04-08 | 2016-02-09 | パナソニックＩｐマネジメント株式会社 | データ処理装置、及びデータ処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1270571A (en) | 1990-06-19 |
| EP0207664A2 (en) | 1987-01-07 |
| AU595212B2 (en) | 1990-03-29 |
| CN86103906A (zh) | 1986-12-24 |
| EP0207664A3 (en) | 1988-10-26 |
| KR870000640A (ko) | 1987-02-19 |
| AU5917086A (en) | 1987-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4785393A (en) | 32-Bit extended function arithmetic-logic unit on a single chip | |
| JP3891609B2 (ja) | 並べ換え装置 | |
| US20050027969A1 (en) | Method for performing single instruction multiple data operations on packed data | |
| JP2002512398A (ja) | パックデータ上でシフト演算を実行するための方法および装置 | |
| US8392489B2 (en) | ASCII to binary floating point conversion of decimal real numbers on a vector processor | |
| GB2355084B (en) | Setting condition values in a computer | |
| CA2037708A1 (en) | General purpose compound apparatus for instruction-level parallel processors | |
| JPS5569855A (en) | Data processing system | |
| US6256783B1 (en) | Object conversion apparatus, object conversion method and program storing medium | |
| JPS623333A (ja) | ビツト群置数方式 | |
| Leiserson et al. | Using de Bruijn sequences to index a 1 in a computer word | |
| MY121677A (en) | Non-instruction base register addressing in a data processing apparatus | |
| US4870563A (en) | Information processing apparatus having a mask function | |
| EP0310701A1 (en) | BCD arithmetic using binary arithmetic and logical operations | |
| CA1115425A (en) | Data processor with address extension | |
| US20040025121A1 (en) | Method of and apparatus for information processing | |
| CA1127772A (en) | Control file apparatus for a data processing system | |
| WO2004095234A3 (en) | Efficient multiplication sequence for large integer operands wider than the multiplier hardware | |
| EP0967544B1 (en) | Digital signal processor for data having a large bit-length | |
| EP1130509A1 (en) | Force page paging scheme for microcontrollers of various sizes using data random access memory | |
| EP0933705A2 (en) | Data processor with robust interrupt branching and method of operation | |
| Barbacci | The symbolic manipulation of computer descriptions: an introduction to ISPS | |
| JPS5856040A (ja) | デ−タ処理装置 | |
| JPS63197218A (ja) | プライオリテイ・エンコ−ダ | |
| JPS5627454A (en) | Information processor |