KR860000742B1 - 저왜곡 증폭기 장치 - Google Patents

Abstract

내용 없음.

Description

저왜곡 증폭기 장치

도면은 본 발명에 따른 증폭기 장치의 한 실시예를 도시한 도면.

본 발명은 반전입력, 비반전입력 및 출력을 갖는 증폭기와, 그리고 출력과 반전 입력 사이에 포함된 제1 임피던스 및 증폭기장치의 입력단자와 증폭기의 반전 입력 사이에 포함된 제2 임피던스를 포함하는 증폭기 장치에 관한 것이다.

크루베르에 의해서 간행된 씨. 리즈베르만의 일렉트로니카, 파트 2, "아나로그 테크닉"에 예로서 설명되고 이와같이 일반적으로 널리 공지된 증폭기 장치에 대해 추정해 보면, 증폭기의 이득은 무한대라고 가정된다. 이때 증폭기 장치의 이득은 제1 임피던스와 제2 임피던스의 임피던스 값의 비와 같게 된다. 그러나 실제 활용에 있어서, 증폭기의 이득은 전혀 무한대가 되지 않으며, 반드시 주파수의 함수는 아니므로, 전체 증폭기 장치의 이득은 제1 임피던스와 제2 임피던스의 임피던스 값의 비와 반드시 같게 되지는 않을 것이다. 그러므로 또한 증폭기 장치의 이러한 비이상적 작동으로, 궤환에 의한 증폭기 왜곡을 최적으로 감소시키지 못하게 된다.

본 발명의 목적은 증폭기의 유한한 이득에 대하여 증폭기 장치가 상기 제1 임피던스와 제2 임피던스의 비와 동일한 이득을 가지며 게다가 증폭기 장치의 왜곡이 대단히 낮은 증폭기 장치를 제공하는 것이다.

이러한 목적으로, 본 발명은 더우기 제1 및 제2 단자를 갖는 임피던스 회로망을 구비하고, 상기 임피던스 회로망을 상기 증폭기의 반전 입력과 비반전 입력 사이에 포함시키며, 상기 회로망의 임피던스의 값을 적어도 상기 제1 임피던스와 제2 임피던스의 병렬 접속 회로망의 임피던스 값과 적어도 일치하게 하면서 그 부호를 반대로 한 것을 특징으로 한다.

본 발명은 증폭기의 반전 입력과 비반전 입력 사이에 임피던스 회로망을 포함함으로써, 그리고 임피던스 회로망의 임피던스 값을 제1 및 제2 임피던스의 병렬 접속의 임피던스 값과 적어도 실제로 동일하고 부호가 반대되도록 선택함으로써 증폭기 장치의 이득이 증폭기의 실제이득에 무관하게 제1 임피던스와 제2 임피던스의 임피던스 값의 비와 동일하게 될 수 있다는 인식을 근거로 한 것이다.

여기에서 유의해야 하는 것은 실제로 임피던스 회로망의 임피던스 값은 제1 및 제2 임피던스와, 증폭기의 내부 임피던스에 상당하는 임피던스와의 병렬 접속 회로망의 부의 임피던스 값과 같지 않으면 안된다. 그러나 일반적으로 이 내부 임피던스는 비교적 크기 때문에 이 임피던스 값은 적어도 제1 및 제2 임피던스의 병렬 접속 회로의 임피던스 값에 대체로 대응하는 것으로 충분하다.

본 발명에 따른 이러한 증폭기 장치에서는 임피던스 회로망이 반전입력, 비반전 입력 및 출력을 갖는 또 하나의 증폭기를 포함하고, 임피던스 회로망의 제1단자가 또 하나의 증폭기의 비반전 입력에 접속되고 제3 임피던스를 거쳐서 또 하나의 증폭기 출력에 접속되며, 임피던스 회로망의 제2단자가 제4 임피던스를 거쳐서 또 하나의 증폭기의 반전 입력에 접속되며, 게다가 제5 임피던스가 또 하나의 증폭기의 반전 입력과 출력 사이에 포함되는 것을 간단하게 실현할 수 있다.

만일 제3 임피던스의 임피던스 값이 제5 임피던스의 임피던스 값과 적어도 실제적으로 같게 선택되고 제4 임피던스의 임피던스 값이 제1 및 제2 임피던스의 병렬 접속의 임피던스 값에 적어도 실제적으로 상응하게 된다면, 상기 부임피던스가 얻어진다.

제4 임피던스는 제1 및 제2 임피던스에 상응하는 두개의 임피던스의 병렬 접속에 의해서 구성된다. 이러한 단계는 증폭기 장치에서 왜곡이 극소화 되고, 원리에 따라 오직 또 하나의 증폭기에 기인한 왜곡에만 의존하게 한다. 이제 임피던스 회로망은 최적의 방법으로 최초의 증폭기에 기인한 왜곡의 양을 보상한다.

또 하나의 증폭기가 증폭기 장치의 증폭기보다 실제적으로 더 작은 전력을 공급하도록 설계되었기 때문에, 또 하나의 증폭기의 왜곡은 이것에 상응하게 더 작아지게 되므로, 적은 왜곡을 갖는 증폭기 장치가 얻어지게 된다.

본 발명에 따른 증폭기 장치의 양호한 실시예는 제4 임피던스의 임피던스 값이 제5 임피던스의 임피던스 값과 적어도 실제적으로 같으며, 제3 임피던스의 임피던스 값이 제1 및 제2 임피던스의 병렬접속의 임피던스 값에 적어도 실제적으로 상응하는 특징을 나타낸다. 여러 임피던스값을 이와 같이 선정하면 또 하나 증폭기의 비이상적인 작동을 허용하게 되며, 증폭기의 왜곡이 적절하게 소멸 되도록 또 하나의 증폭기를 조절하게 한다. 만일 제3, 4 및 5 임피던스의 임피던스 값들이 서로 같게 선택된다면 임피던스 회로망에 대하여 대단히 간단한 회로장치가 얻어질 수 있다.

본 발명에 따른 증폭기 장치의 또 다른 실시예는 증폭기 장치가 제1 및 제2단자를 갖고 또 하나의 증폭기이 반전 입력과, 비반전 입력 사이에 포함된 또 하나의 임피던스 회로망을 구비하며, 상기 또 하나의 임피던스 회로망의 임피던스 값이 제4 및 제5 임피던스의 병렬접속의 임피던스 값에 적어도 실제적으로 상응하고 부호가 반대인 것을 특징으로 한다.

임피던스 회로망의 또 다른 증폭기에 대하여 본 발명의 원리를 적용함으로써, 상기 또 다른 증폭기에 의해서 발생된 왜곡을 보상할 수 있다.

이러한 관점에서 유의해야 하는 것은 또 다른 임피던스 회로망의 임피던스 값은 제4 임피던스, 제5 임피던스 및 상기 또 다른 증폭기의 내부 임피던스에 대응하는 임피던스의 병렬접속 회로의 부임피던스 값과 같게 된다는 사실이다. 일반적으로 상기의 나중에 언급된 내부 임피던스는 비교적크므로, 또 다른 임피던스 회로망의 임피던스 값이 제4 및 제5 임피던스의 병렬 접속의 임피던스 값에 적어도 실제적으로 상응해야 한다.

또 다른 임피던스 회로망은 전술된 임피던스 회로망에 대해 기술한 바와 유사한 방법으로 설계하여도 좋다.

본 발명은 본 발명에 따라서 증폭기 장치의 실시예를 도시한 도면을 참고로 하여 예로서 설명될 것이다. 도면에서 증폭기(1)는 반전입력 (2)과 증폭기의 출력(3) 사이에 포함된 제1 임피던스 (5)형태의 궤환선로를 포함한다. 증폭기 장치의 입력단자(6)와 증폭기(1)의 반전입력(2) 사이에 제2 임피던스(7)가 포함된다. 증폭기 장치의 입력단자(4)는 증폭기(1)의 비반전 입력에 직접 접속된다.

증폭기(1)의 이득이 무한대로 가정될 때, 증폭기(1)와 임피던스(5), (7)로 구성된 증폭기 장치의 이득은 임피던스(5)와 임피던스(7)의 비와 같을 것이다. 그러나, 실제에 있어서 증폭기(1)의 이득은 결코 무한대가 아니므로, 증폭기 장치의 이득은 임피던스(5)와 임피던스(7)의 비와 정확히 같지 않게 되며, 그 결과로, 증폭기(1)의 왜곡은 증폭기의 궤환에 의한 최적 방법으로 더이상 감소될 수가 없다.

지금 임피던스 회로망은 증폭기(1)의 반전 입력과 비반전 입력 사이에 포함된다.

증폭기(1)의 이득 A가 무한대가 아니고, 증폭기(1)의 입력 임피던스가 무한대라고 가정하면, 증폭기 장치의 이득은

=

가 될 것이며, Z₁,·Z₂및 Z는 제각기 제1 임피던스·제2 임피던스의 임피던스값 및 임피던스 회로망(8)의 임피던스 값을 나타낸다. 제1 및 제2 임피던스의 병렬 접촉의 부임피던스 값 -Z₁Z₂/(Z₁+Z₂)이 Z와 같다고 가정하면, 증폭기 장치의 이득은

=

가 될 것이며, 증폭기 장치의 이득은 증폭기(1)의 이득에 무관하게 될 것이다.

증폭기(1)의 입력 임피던스의 값이 무한대가 아닐 경우 고려한 유사한 계산에 의하면 Z이 제1 임피던스, 제2 임피던스 그리고 증폭기(1)의 내부 임피던스에 상응한 임피던스의 병렬 접촉의 임피던스값과 같아야만 한다. 그러나, 일반적으로 맨 나중에 언급된 내부 임피던스는 두개의 다른 임피던스 값들보다 실제적으로 크므로, 언급된 요구를 충족시킨다.

임피던스 회로망(8)은 또 하나의 증폭기(9)를 포함하며, 증폭기(9)의 비반전 입력은 증폭기 (1)의 반전 입력(2)에 접촉되고, 제3 임피던스(10)를 거쳐 증폭기(9)의 출력에 접속된다. 증폭기(9)의 반전 입력은 제4 임피던스(11)를 거쳐 증폭기(1)의 비반전 입력(4)에 접속된다. 게다가 증폭기(9)의 반전입력과 출력 사이에 제5 임피던스(12)가 포함된다.

임피던스 회로망(8)에서 임피던스가 대략Z₁Z₂/(Z₁+Z₂)와 같게 하도록 하기 위하여, 제3 임피던스(10) 및 제5 임피던스(12)는 동등하게 가정되며, 제4 임피던스(11)의 임피던스 값은 제1 및 제2 임피던스(5) 및 (7)의병렬 접속 임피던스값 Z₁Z₂/(Z₁+Z₂)와 적어도 실제적으로 동일하게 선택된다. 이러한 회로는 증폭기(1)에 의해 초래되는 왜곡 성분들을 크게 보상할 수 있다. 이제 출력신호 Vu 내의 왜곡 성분들은 증폭기(9)에 기인한 왜곡으로 주로 결정된다. 상기증폭기(9)는 증폭기(1)보다 실제적으로 더 적은 전력을 공급하도록 설계되므로, 증폭기(9)의 왜곡에 대한 대응 기여도가 실제적으로 더 작아지고, 더 적은 전력을 공급하도록 설계되므로, 증폭기(9)의 왜곡에 대한 대응 기여도가 실제적으로 더 작아지고, 따라서 이러한 임피던스 회로망(8)을 포함한 결과, 실제적으로 왜곡을 감소시키는 결과를 가져온다.

임피던스 회로망(8)에 의해 임피던스가 -Z₁Z₂/(Z₁+Z₂)와 동일하게 되는 또 하나의 방법은 제4 임피던스(11) 및 제5 임피던스(12)를 서로 같게 하며, 제3 임피던스(10)의 임피던스 값을 Z₁Z₂/(Z₁+Z₂)와 같게 되도록 선택하는 것이다. 임피던스 값을 이와같이 선택하면 증폭기(9)의 비이상형 작동을 허용하게 되고, 증폭기(1)의 왜곡을 최적으로 제거하도록 상기 또 다른 증폭기를 최적의 상태로 설정하게 된다. 이때 가장 간단한 회로장치는 세개의 임피던스(10), (11) 그리고 (12)를 서로 같게 하며, 그리고 Z₁Z₂/(Z₁+Z₂)와 같게 하는 것이다.

이때 증폭기(9)의 잔여 왜곡 성분들에 의해서 주로 야기된 증폭기 장치의 왜곡은 증폭기(9)의 반전 입력과 비반전 입력 사이의 또 하나의 임피던스 회로망(13)의 포함으로 더욱 감소될 것이며, 임피던스 회로망(13)의 임피던스 값은 제4 및 제5 임피던스(11), (12)의 병렬 접속의 임피던스 값과 적어도 실제로 일치하고 반대부호를 갖는 즉, -Z₄Z₅/(Z₄+Z₅)의 값을 갖는다. 또한 상기 임피던스 회로망(8)에 대하여 진술된 것은 임피던스 회로망(13)의 임피던스 값에도 적용된다.

임피던스 회로망(13)은 다른 증폭기(14)를 포함하며, 증폭기(14)의 비반전 입력은 증폭기(9)의 반전 입력에 접속되고, 제6 임피던스(15)를 거쳐서 증폭기(14)의 출력에 접속된다. 증폭기(14)의 반전입력은 제7 임피던스(16)를 거쳐 증폭기(9)의 비반전 입력에 접속된다.

게다가 제8 임피던스(17)는 증폭기(14)의 반전 입력과 출력 사이에 포함된다.

또 다른 임피던스 회로망(13)에 의해서 적어도 -Z₄Z₅/(Z₄+Z₅)와 대략 같은 임피던스를 얻기 위하여, 제6 임피던스(15) 및 제8임피던스(17)를 서로 같게 하고, 제7 임피던스의 임피던스 값을 제4 및 제5 임피던스(11), (12)의 병렬 접속 회로망의 임피던스 값과 같게 선택하여야 한다. 이러한 회로장치를 이용하여 증폭기(9)에 의해서 야기된 잔여 왜곡 성분들은 크게 제거될 수 있다. 이제 출력신호 Vu 내의 왜곡 성분들은 증폭기(14)에 기인한 왜곡에 의해서 주로 결정된다.

상기 다른 증폭기(14)는 증폭기 (9)보다 실제적으로 더 적은 전력을 공급하도록 바이어스 되므로, 상기 다른 증폭기(14)의 왜곡과 결국 출력신호 Vu에서의 왜곡은 이것에 대응하게 더 작게 되어, 출력신호 Vu의 왜곡은 임피던스 회로망(13)을 포함시킴으로써 저감되어 출력된다.

임피던스 회로망(13)에서 임피던스가 -Z₄Z₅/(Z₄+Z₅)와 같게 되도록 하는 또 다른 방법은 제7 임피던스(16) 및 제8 임피던스(17)를 서로 같게 하며, 제6 임피던스(15)의 임피던스 값을 Z₄Z₅/(Z₄+Z₅)와 같게 선정하는 것이다. 임피던스 값들을 이와 같이 선택하면 증폭기(14)의 비이상형 작동을 허용하게 되며, 증폭기(9)에 의해서 증폭기 장치의 왜곡을 최적으로 감소시키도록 상기 증폭기(14)를 최적상태로 설정하게 된다.

임피던스 회로망(13)에 대한 가장 간단한 회로장치는 세개의 임피던스(15), (16), (17)가 서로 동일하고 Z₄Z₅/(Z₄+Z₅)와 같게 하는 것이다.

결국, 본 발명은 도면내에 도시된 실시예 국한되지 않으며, 본 발명의 원리와 관계없는 특성에 대하여 기술된 실시예와는 다른 실시예에도 동등하게 적용된다는 것에 유의해야 한다.

Claims (1)

1. 반전입력(2), 비반전 입력(4) 및 출력(3)을 갖는 증폭기(1)와, 출력(3)과 반전 입력(2) 사이에 포함된 제1 임피던스(5)와, 증폭기 장치의 입력단자(6)와 증폭기(1)이 반전 입력(2) 사이에 포함된 제2 임피던스(7)를 포함하는 저왜곡 증폭기 장치에 있어서, 상기 증폭기장치가 제1 및 제2단자를 구비하고 증폭기(1)의 반전 입력(2)과 비반전 입력(4) 사이에 포함된 임피던스 회로망(8)을 포함하며, 상기 임피던스 회로망(8)의 임피던스 값이 적어도 제1 임피던스(5)와 제2 임피던스(7)의 병렬 접속 회로망의 임피던스 값과 실제로 일치하고 그 부호가 반대인 것을 특징으로 하는 저왜곡 증폭기 장치.

Images